在线免费观看日本欧美,国产精品人人爽人人做我的可爱,97成人精品区在线播放

altera-FPGA

G729A語音編解碼算法研究及FPGA實現(xiàn)

語音編碼技術(shù)始終是語音研究的熱點。語音編碼作為多媒體通信中信息傳輸?shù)囊粋€重要環(huán)節(jié)，越來越受到廣泛的重視。G729是由美國、法國、日本和加拿大的幾家著名國際電信實體聯(lián)合開發(fā)的，國際電信聯(lián)盟(ITU-T)于1995年11月正式通過了G729。96年ITU-T又制定了G729的簡化方案G729A，主要降低了計算的復(fù)雜度以便于實時實現(xiàn)。因其具有良好的合成語音質(zhì)量、適中的復(fù)雜度、較低的時延等優(yōu)點，G729A標(biāo)準(zhǔn)已被廣泛應(yīng)用在VOIP網(wǎng)關(guān)、IP電話中。論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號處理領(lǐng)域的優(yōu)勢，對G729A語音編碼中的線性預(yù)測(LP)濾波器系數(shù)提取的FPGA(現(xiàn)場可編程門陣列，F(xiàn)ield Programmable Gate Array)實現(xiàn)進(jìn)行了深入研究。論文首先對語音信號處理及其發(fā)展進(jìn)行介紹，深入討論了G729A語音編解碼技術(shù)。第二，對Altera公司的Stratix系列可編程器件的內(nèi)部結(jié)構(gòu)進(jìn)行了研究，分析了在QuartusII開發(fā)平臺上進(jìn)行FPGA設(shè)計的流程。第三，基于FPGA，對G729A編碼系統(tǒng)的LP分析部分做了具體設(shè)計，其中包括自相關(guān)函數(shù)和杜賓(Durbin)遞推兩個主要功能模塊，并對其工作過程進(jìn)行了詳細(xì)的分析。第四，針對系統(tǒng)所使用的除法運算都是商小于1的特點，設(shè)計并實現(xiàn)了一個系統(tǒng)專用的除法器模塊。最后，在Altera FPGA目標(biāo)芯片EP1S30F780C7上，對LP分析系統(tǒng)進(jìn)行了驗證，證明了方案的可行性。

標(biāo)簽： G729A FPGA 語音編解碼算法研究

上傳時間： 2013-04-24

上傳用戶：miaochun888
用Altera CPLD做為控制器從Flash上讀取image文件

用Altera CPLD做為控制器從Flash上讀取image文件對Altera FPGA編程

標(biāo)簽： Altera Flash image CPLD

上傳時間： 2013-08-13

上傳用戶：zwei41
Altera FPGA CPLD設(shè)計高級篇電子書籍

AlteraFPGACPLD設(shè)計高級篇電子書籍

標(biāo)簽： Altera FPGA CPLD 電子

上傳時間： 2013-08-14

上傳用戶：哇哇哇哇哇
Altera FPGA的特殊管腳的連接(中文)

AlteraFPGA的特殊管腳的連接(中文)

標(biāo)簽： Altera FPGA 管腳連接

上傳時間： 2013-09-01

上傳用戶：xhwst
Altera FPGA的電源解決方案

Abstract: Field-programmable gate arrays (FPGAs) are used in a wide variety of applications and end markets, including digital signalprocessing, medical imaging, and high-performance computing. This application note outlines the issues related to powering FPGAs.It also discusses Maxim's solutions for powering Altera® FPGAs.

標(biāo)簽： Altera FPGA 電源解決方案

上傳時間： 2013-11-02

上傳用戶：zhaoman32
基于Altera FPGA CPLD的電子系統(tǒng)設(shè)計及工程實踐

講解到位，工程例子很全，適合下載學(xué)習(xí)。

標(biāo)簽： Altera FPGA CPLD 電子系統(tǒng)設(shè)計

上傳時間： 2013-10-29

上傳用戶：Pzj
通過FPGA提高工業(yè)應(yīng)用靈活性的5種方法

　　可編程邏輯器件（PLD）是嵌入式工業(yè)設(shè)計的關(guān)鍵元器件。在工業(yè)設(shè)計中，PLD已經(jīng)從提供簡單的膠合邏輯發(fā)展到使用FPGA作為協(xié)處理器。該技術(shù)在通信、電機控制、I/O模塊以及圖像處理等應(yīng)用中支持 I/O 擴(kuò)展，替代基本的微控制器（MCU）或者數(shù)字信號處理器（DSP）。　　隨著系統(tǒng)復(fù)雜度的提高，F(xiàn)PGA還能夠集成整個芯片系統(tǒng)（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協(xié)處理器還是SoC，Altera FPGA在您的工業(yè)應(yīng)用中都具有以下優(yōu)點：　　1. 設(shè)計集成——使用FPGA作為協(xié)處理器或者SoC，在一個器件平臺上集成 IP和軟件堆棧，從而降低成本。　　2. 可重新編程能力——在一個公共開發(fā)平臺的一片 FPGA中，使工業(yè)設(shè)計能夠適應(yīng)協(xié)議、IP以及新硬件功能的發(fā)展變化。　　3. 性能調(diào)整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強性能，滿足系統(tǒng)要求。　　4. 過時保護(hù)——較長的 FPGA 產(chǎn)品生命周期，通過 FPGA 新系列的器件移植，延長工業(yè)產(chǎn)品的生命周期，保護(hù)硬件不會過時。　　5. 熟悉的工具——使用熟悉的、功能強大的集成工具，簡化設(shè)計和軟件開發(fā)、IP集成以及調(diào)試。

標(biāo)簽： FPGA 工業(yè)應(yīng)用

上傳時間： 2013-11-18

上傳用戶：tb_6877751
This tutorial presents an introduction to Altera’s Nios R II processor, which is a soft processor

This tutorial presents an introduction to Altera’s Nios R II processor, which is a soft processor that can be in- stantiated on an Altera FPGA device. It describes the basic architecture of Nios II and its instruction set. The NiosII processor and its associated memory and peripheral components are easily instantiated by using Altera’s SOPCBuilder in conjuction with the Quartus R II software.

標(biāo)簽： processor introduction tutorial presents

上傳時間： 2014-12-08

上傳用戶：星仔
語音信號特征參數(shù)的提取

隨著語音技術(shù)應(yīng)用的發(fā)展，語音信號數(shù)字處理的實時性要求越來越突出。這就要求在系統(tǒng)設(shè)計中，對系統(tǒng)的硬件環(huán)境要求更高。隨著語音處理算法的日益復(fù)雜，用普通處理器對語音信號進(jìn)行實時處理，已經(jīng)不能滿足需要。專用語音信號處理芯片能解決實時性的要求，同時對器件的資源要求也是最低的。論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號處理領(lǐng)域的優(yōu)勢，對語音信號的常用參數(shù)—LPC(線性預(yù)測編碼，Linear Predictive Coding)參數(shù)提取的FPGA(現(xiàn)場可編程門陣列，F(xiàn)ield Programmable Gate Array)實現(xiàn)進(jìn)行了深入研究。論文首先對語音的離散數(shù)學(xué)模型和短時平穩(wěn)特性進(jìn)行了分析，深入討論了語音線性預(yù)測技術(shù)。第二，對解線性預(yù)測方程組的自相關(guān)法和協(xié)方差斜格法進(jìn)行了比較，提出了一種基于協(xié)方差斜格法的LPC參數(shù)提取系統(tǒng)的總體設(shè)計方案。第三，對Altera公司的Cyclon系列可編程器件的內(nèi)部結(jié)構(gòu)進(jìn)行了研究，分析了在QuartusⅡ開發(fā)平臺上進(jìn)行FPGA設(shè)計的流程。第四，對系統(tǒng)的各個功能模塊進(jìn)行了設(shè)計，所有算法通過Verilog硬件描述語言實現(xiàn)，并對其工作過程進(jìn)行了詳細(xì)的分析。最后，在Altera FPGA目標(biāo)芯片EP1C6Q240C8上，對LPC參數(shù)提取系統(tǒng)進(jìn)行了仿真驗證。系統(tǒng)具有靈活的輸入輸出接口，能方便地同其它語音處理模塊相連，構(gòu)成一個完整的語音處理專用芯片，可以應(yīng)用于語音編解碼、語音識別等系統(tǒng)。

標(biāo)簽： 語音信號特征參數(shù)

上傳時間： 2013-04-24

上傳用戶：TI初學(xué)者
Rainbow Blaster 使用手冊v1.0

一、Rainbow Blaster 的特性Rainbow Blaster全面兼容Altera的USB Blaster下載電纜，通過計算機的USB接口可對Altera的FPGA/CPLD以及配置芯片進(jìn)行編程、調(diào)試等操作。支持的Altera FPGA/CPLD器件如下：l Stratix II、Stratix GX及Stratix系列l(wèi) Cyclone II及Cyclone系列l(wèi) APEX II 及APEX 20K系列l(wèi) ACEX 1Kl Mercuryl FLEX 10K、FLEX 10KE和FLEX 10KA全系列l(wèi) Excaliburl MAX 3000、MAX 7000和MAX II全系列支持的配置芯片如下：l EPC2, EPC4, EPC8, EPC16, EPC1441l EPCS1, EPCS4, EPCS16,EPCS64支持的目標(biāo)板IO電壓：l 1.5V、1.8V、2.5V、3.3V、5V二、Rainbow Blaster工作需求1.軟件需求：l Windows 2000 和XP 操作系統(tǒng)。l 需要安裝QuartusII4.0 及以上版本。l Quartus II Programmer (編程或配置操作需要)l Quartus II SignalTap II Logic Analyzer (邏輯分析操作需要)2. 電源需求：l 從USB 電纜的PC 端提供直流5.0V；l 從目標(biāo)板下載接口提供直流1.5V 至5.0V。三、硬件連接請按如下步驟順序操作：1. 關(guān)掉目標(biāo)板電源。2. 將USB 電纜一端（大口）接到PC 或筆記本電腦上的USB 接口，另一端（小口）接到Rainbow Blaster。3. 將Rainbow Blaster 的10PIN Female（母頭）接頭按照方向指示連接到目標(biāo)

標(biāo)簽： Rainbow Blaster 1.0 使用手冊

上傳時間： 2013-10-15

上傳用戶：yd19890720