CAN總線作為最有前途的現場總線之一，其應用范圍已逐漸擴展到航空領域，并有望作為次級總線與目前的航空總線互連組網。ARINC429總線則是航空領域比較常用的航空總線之一，很多航空電子設備都采用此總線。解決好CAN總線與ARINC429總線的互連問題，必將能夠使CAN總線在航空領域得到更廣泛的應用。本文的工作就是為解決這一總線互連問題而開發(fā)出總線網關系統(tǒng)，即CAN-ARINC429網關。 隨著嵌入式技術的飛速發(fā)展，嵌入式系統(tǒng)的成本低、體積小、穩(wěn)定性好等眾多優(yōu)點使其應用領域越來越廣。本課題將嵌入式技術應用到CAN-ARINC429網關系統(tǒng)開發(fā)中，采用比較有影響力的嵌入式處理器ARM作為網關系統(tǒng)的核心，開發(fā)了網關系統(tǒng)的硬件部分和軟件部分。 本文著重討論了CAN-ARINC429網關系統(tǒng)設計的三大部分：硬件設計、控制軟件設計和用戶軟件設計。硬件設計部分完成了CAN和ARINC429的總線數據收發(fā)電路設計，以及ARM處理器分別與CAN總線控制器和ARINC429總線協(xié)議芯片的接口電路設計。控制軟件部分是在Linux平臺下開發(fā)的，因此本文控制軟件部分首先研究并實現了Linux平臺下ARM編譯系統(tǒng)的建立，其后的程序啟動代碼和總線數據交換設計是控制軟件的關鍵部分，CAN總線和ARINC429總線的數據收發(fā)程序設計在本文的控制軟件部分中也都有詳細討論。本文還開發(fā)了基于Windows平臺的用戶軟件，該用戶軟件是為提高CAN-ARINC429網關的通用性而設計，具有網關工作方式設置和功能測試等功能。在給出對CAN-ARINC429網關的測試報告后，本文對課題的研究工作進行了總結和展望。
上傳時間： 2013-04-24
上傳用戶：cccole0605
卷積碼是無線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點，被認為是卷積碼的最佳譯碼算法。本文的主要內容是在FPGA上實現約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點討論了決定Viterbi算法復雜度和譯碼性能的關鍵因素，在此基礎上設計了采用“串-并”結合運算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下： 1.對輸入數據采用了二比特四電平量化的軟判決方式，對歐氏距離的計算方法進行了簡化，以便于用硬件電路方式實現。 2.對ACS運算單元采用了“串-并”結合的運算方式，和全并行的設計相比，在滿足譯碼速度的同時，節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式，簡化了控制模塊的邏輯電路，優(yōu)化了系統(tǒng)的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統(tǒng)的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設計的復雜度。 4.本文中設計了一個仿真平臺，采用Modelsim仿真器對設計進行了功能仿真，結果完全正確。同時提出了一種在被測設計內部插入監(jiān)視器的調試方法，巧妙地利用了Matlab算法仿真程序的輸出結果，提高了追蹤錯誤的效率。 5.該設計在Altera EP1C20 FPGA芯片上通過測試，最大運行時鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對譯碼器的綜合結果和Altera設計的Viterbi譯碼器IP核進行了性能比較，比較結果證明本文中設計的Viterbi譯碼器具有很高的工程實用價值。
上傳時間： 2013-07-23
上傳用戶：葉山豪
用c#編寫的 音樂播放器播放源碼 能實現基本本地音樂的播放功能-Written with c# music player, the local source to achieve basic music playback
上傳時間： 2013-07-22
上傳用戶：6546544
AD/DA轉化器，電子硬件工程師必備。比較基礎的入門知識，一起分享一下。
上傳時間： 2013-07-09
上傳用戶：科學怪人
本文研制的數據采集器，用于采集導彈過載模擬試車臺的各種參數,來評價導彈在飛行過程中的性能，由于試車臺是高速旋轉體，其工作環(huán)境惡劣，受電磁干擾大，而且設備要求高，如果遇到設備故障或設備事故，其損失相當巨大，保證設備的安全性和可靠性較為困難。 本文在分析數字通信技術的基礎上，選用了基于現場可編程邏輯陣列(FPGA)采用脈沖編碼調制(PCM)通信實現多路數據采集器的設計，其優(yōu)點是FPGA技術在數據采集器中可以進行模塊化設計，增加了系統(tǒng)的抗干擾性、靈活性和適應性，并且可以將整個PCM通信系統(tǒng)設計成可編程序系統(tǒng)，用戶只要稍加變更程序，則系統(tǒng)的被測路數、幀結構、碼速率、標度等均可改變以適應任何場合。并且采用合理的糾錯和加密編碼能夠實現數據在傳輸工程中的完整性和安全性。 通過對PCM通信的特點研究，研制了一套集采集與傳輸的系統(tǒng)。文章給出了各個模塊的具體建模與設計，系統(tǒng)采用的是FPGA技術來實現數據采集和信號處理，采用VHDL實現了數字復接器和分接器、編解碼器、調制與解調模塊的建模與設計。采用基于NiosII實現串口通訊，構建了實時性和準確性通信網絡，實現了數據的采集。 測試數據和數據采集的實驗結果證明，采用FPGA技術實現PCM信號的編碼、傳輸、解碼，能夠有較強的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現代技術結合，并且誤碼率較低，要遠遠優(yōu)于傳統(tǒng)的方法。
上傳時間： 2013-04-24
上傳用戶：com1com2
近年來，隨著計算機、微電子、通信及網絡技術、信息技術的發(fā)展、數字化產品的普及，嵌入式系統(tǒng)滲透到了各個領域，已經成為計算機領域的一個重要組成部分，成為新興的研究熱點，嵌入式軟件也在整個軟件產業(yè)中占據了重要地位。一個好的調試工具對軟件產品質量和開發(fā)周期的促進作用是不言而喻的，使得嵌入式調試工具成為了人們關注的重點。目前使用集成開發(fā)環(huán)境配合JTAG調試器進行開發(fā)是目前采用最多的一種嵌入式軟件開發(fā)調試方式。國內在JTAG調試器開發(fā)領域中相對落后，普遍采用的是國外的工具產品。因此開發(fā)功能強大的嵌入式調試系統(tǒng)具有重要的實際意義。 當前嵌入式系統(tǒng)中尤其流行和值得關注的是ARM系列的嵌入式處理器。為此本課題的目標就是設計并實現一個應用于ARM平臺的JTAG調試系統(tǒng)。GDB是一個源碼開放的功能強大的調試器，可以調試各種程序，包括 C、C++、JAvA、PASCAL、FORAN和一些其它的語言，還包括GNU所支持的所有微處理器的匯編語言。此外GDB同目標板交換信息的能力相當強，勝過絕大多數的商業(yè)調試內核，因此使用GDB不僅能夠保證強大的調試功能，同時可以降低調試系統(tǒng)的開發(fā)成本。為此本課題在對邊界掃描協(xié)議、ARM7TDMI片上仿真器Embedded-ICE和GDB遠程調試協(xié)議RSP做了深入研究的基礎上，實現了GDB調試器對嵌入式JTAG調試的支持。此外設計中還把可重夠計算技術引入到硬件JTAG協(xié)議轉換器的開發(fā)設計中，使調試器硬件資源可復用、易于升級，并大大提高了數據的傳輸速度。從而實現了一個低成本的、高效的、支持源代碼級調試的JTAG調試系統(tǒng)。
標簽： 嵌入式 調試系統(tǒng)
上傳時間： 2013-08-04
上傳用戶：huangld
在傳統(tǒng)的電力電子電路中，DC/DC變換器通常采用模擬電路實現電壓或電流的控制。數字控制與模擬控制相比，有著顯著的優(yōu)點，數字控制可以實現復雜的控制策略，同時大大提高系統(tǒng)的可靠性和靈活性，并易于實現系統(tǒng)的智能化。但目前數字控制基本上限于電力傳動領域，DC/DC變換器由于其開關頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發(fā)生等大多采用專用控制芯片實現。FPGA由于其快速性、靈活性及保密性等優(yōu)點，近年來在數字控制領域受到越來越多的關注。基于FPGA的DC/DC變換器是電力電子領域重要的研究方向之一。本文研究了同步Buck變換器的建模、設計及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發(fā)板實現了Buck變換器的全數字控制。 論文首先從Buck變換器的理論分析入手，根據它的物理特性，研究了該變換器的狀態(tài)空間平均模型和小信號分析。為了獲得高性能的開關電源，提出并分析了混雜模型設計方案，然后進行了控制器設計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進行仿真研究。浮點仿真的運算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點仿真方法，得到了滿意的仿真結果。論文還著重論述了開關電源的數字控制器部分，數字控制器一般由三個主要功能模塊組成：模數轉換器、數字脈寬調制器(Digital PulseWidth Modulation：DPWM)和數字補償器。文中重點研究了DPWM和數字補償器，闡述了目前高頻數字控制變換器中存在的主要問題，特別是高頻狀態(tài)下DPWM分辨率較低，影響控制精度，甚至引起極限環(huán)(Limit Cycling)現象，對DPWM分辨率的提高與系統(tǒng)硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統(tǒng)硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設計了兩種數字補償器，并進行了分析比較，選擇了合適的補償算法，達到了改善系統(tǒng)性能的目的。 設計完成后，作者使用ISE 9.1i軟件進行了FPGA實現的前、后仿真，驗證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設計，采用32MHz的硬件晶振實現了11-bit的DPWM分辨率，開關頻率達到1MHz，得到了滿意的系統(tǒng)性能，論文最后給出了仿真和實驗結果。
上傳時間： 2013-07-23
上傳用戶：kristycreasy
通用異步收發(fā)器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協(xié)議。串行外設用到異步串行接口一般采用專用集成電路實現。但是這類芯片一般包含許多輔助模塊，而時常不需要使用完整的UART的功能和輔助功能，或者當在FPGA上設計時，需要將UART功能集成到FPGA內部而不能使用芯片。藍牙主機控制器接口則是實現主機設備與藍牙模塊之間互操作的控制部件。當在使用藍牙設備的時候尤其是在監(jiān)控場所，接口控制器在控制數據與計算機的傳輸上就起了至關重要的作用。 論文針對信息技術的發(fā)展和開發(fā)過程中的實際需要，設計了一個藍牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨使用，也可集成到系統(tǒng)芯片中，并且整個設計緊湊、穩(wěn)定且可靠，其用途廣泛，具有一定的使用價值。 本設計采用TOP-DOWN設計方法，整體上分為UART接口和藍牙主機控制器接口兩部分。首先根據UART和藍牙主機控制器接口的實現原理和設計指標要求進行系統(tǒng)設計，對系統(tǒng)劃分模塊以及各個模塊的信號連接；然后進行模塊設計，設計出每個模塊的功能，并用VHDL語言編寫代碼來實現模塊功能；再使用ISE8.2I自帶的仿真器對各模塊進行功能仿真和時序仿真；最后進行硬件驗證，在Virtex-II開發(fā)板上對系統(tǒng)進行功能驗證。實現了發(fā)送、接收和波特率發(fā)生等功能，驗證了結果，表明設計正確，功能良好，符合設計要求。
上傳時間： 2013-04-24
上傳用戶：tianyi223
遙感圖像在人類生活和軍事領域的應用日益廣泛，適合各種要求的遙感圖像編碼技術具有重要的現實意義。基于小波變換的內嵌編碼技術已成為當前靜止圖像編碼領域的主流，其中就包括基于分層樹集合分割排序(Set Partitioning inHierarchical Trees，SPIHT)的內嵌編碼算法。這種算法具有碼流可隨機獲取以及良好的恢復圖像質量等特性，因此成為實際應用中首選算法。隨著對圖像編碼技術需求的不斷增長，尤其是在軍事應用領域如衛(wèi)星偵察等方面，這種編碼算法亟待轉換為可應用的硬件編碼器。 在靜止圖像編碼領域，高性能的圖像編碼器設計一直是相關研究人員不懈追求的目標。本文針對靜止圖像編碼器的設計作了深入研究，并致力于高性能的圖像編碼算法實現結構的研究，提出了具有創(chuàng)新性的降低計算量、存儲量，提高壓縮性能的算法實現結構，并成功應用于圖像編碼硬件系統(tǒng)中。這個方案還支持壓縮比在線可調，即在不改變硬件框架的條件下可按用戶要求實現16倍到2倍的壓縮，以適應不同的應用需求。本文所做的工作包括了兩個部分。 1．一種基于行的實時提升小波變換實現結構：該結構同時處理行變換和列變換，并且在圖像邊界采用對稱擴展輸出邊界數據，使得圖像小波變換時間與傳統(tǒng)的小波變換相比提高了將近2.6倍，提高了硬件系統(tǒng)的實時性。該結構還合理地利用和調度內部緩沖器，不需要外部緩沖器，大大降低了硬件系統(tǒng)對存儲器的要求。 2．一種采用左遍歷的比特平面并行SPIHT編碼結構：在該編碼結構中，空間定位生成樹采用深度優(yōu)先遍歷方式，比特平面同時處理極大地提高了編碼速度。
上傳時間： 2013-06-17
上傳用戶：abc123456.
基于單片機開發(fā)測速測速系統(tǒng)，具有很廣泛的引用，本文主要講解了這一系統(tǒng)的原理和實現方法
標簽： 單片機 測速系統(tǒng)
上傳時間： 2013-06-22
上傳用戶：long14578
