Overview of the H.264/avc Video Coding Standard
標(biāo)簽： Overview Standard Coding Video
上傳時(shí)間： 2014-08-18
上傳用戶：hustfanenze
H.264/MPEG-4 avc Reference Software Manual
標(biāo)簽： Reference Software Manual MPEG
上傳時(shí)間： 2017-04-23
上傳用戶：love1314
H.264/avc is the current video standardization project of the ITU-T Video Coding Experts Group (VCEG) and the ISO/IEC Moving Picture Experts Group (MPEG). The main goals of this standardization effort are to develop a simple and straightforward video coding design, with enhanced compression performance, and to provide a 鈥渘etwork-friendly鈥?video representation which addresses 鈥渃onversational鈥?(video telephony) and 鈥渘on-conversational鈥?(storage, broadcast or streaming) applications.
標(biāo)簽： standardization the current Experts
上傳時(shí)間： 2014-01-02
上傳用戶：SimonQQ
a H.264/avc Baseline Decoder，用FPGA來(lái)實(shí)現(xiàn)的編碼和解碼等等內(nèi)容
標(biāo)簽： Baseline Decoder 264 avc
上傳時(shí)間： 2014-10-30
上傳用戶：稀世之寶039
Mac avc1Decoder 0.81 h264/avc for quicktime
標(biāo)簽： avc1Decoder quicktime 0.81 Mac
上傳時(shí)間： 2014-01-11
上傳用戶：jichenxi0730
H．264/avc規(guī)范是由國(guó)際電聯(lián)(ITU-T)和國(guó)際標(biāo)準(zhǔn)化組織(ISO)聯(lián)合制定的新一代視頻編解碼標(biāo)準(zhǔn)。它具有如下四個(gè)特點(diǎn)：低碼流，和MPEG2等壓縮技術(shù)相比，在同等圖像質(zhì)量下，采用H.264技術(shù)壓縮后的數(shù)據(jù)量只有MPEG2的1/8；高圖象質(zhì)量，復(fù)雜的算法保證了低碼流條件下圖像仍能保留豐富的細(xì)節(jié)；容錯(cuò)能力強(qiáng)，提供了解決在不穩(wěn)定網(wǎng)絡(luò)環(huán)境下容易發(fā)生的丟包等錯(cuò)誤的必要工具；網(wǎng)絡(luò)適應(yīng)性強(qiáng)，提供了網(wǎng)絡(luò)適應(yīng)層，數(shù)據(jù)能在不同網(wǎng)絡(luò)上傳輸。但由此帶來(lái)的代價(jià)是復(fù)雜度極高的編碼過(guò)程，尤其是在嵌入式系統(tǒng)中實(shí)現(xiàn)具有很大的挑戰(zhàn)性。 本文主要介紹了基于H.264標(biāo)準(zhǔn)的開(kāi)源代碼T264向DM642平臺(tái)的移植和優(yōu)化。優(yōu)化綜合運(yùn)用了上層和底層的實(shí)現(xiàn)方法實(shí)現(xiàn)。上層的方法例如使用CCS提供的條件優(yōu)化代碼優(yōu)化功能，使用IMGLIB中高度優(yōu)化的函數(shù)等，其特點(diǎn)是簡(jiǎn)便易行，效果良好；底層的實(shí)現(xiàn)方法例如使用DM642特有的內(nèi)聯(lián)函數(shù)，用線性匯編的方式實(shí)現(xiàn)算法等，特點(diǎn)是提高了代碼運(yùn)行的并行性，但需要對(duì)DM642和H.264有很深刻的理解。 目前本設(shè)計(jì)已成功完成H.264.算法在DM642開(kāi)發(fā)板上的運(yùn)行，壓縮QCIF格式視頻的速度隨圖像復(fù)雜度的不同達(dá)到了35-50幀每秒。此后本設(shè)計(jì)還繼續(xù)使用優(yōu)化后的編碼器實(shí)現(xiàn)了監(jiān)控用視頻服務(wù)器的原型，使得攝像頭采集的視頻數(shù)據(jù)在DM642開(kāi)發(fā)板上壓縮后傳輸至PC機(jī)，且能夠在PC端用配套的程序成功解碼并播放。
上傳時(shí)間： 2013-06-23
上傳用戶：qqiang2006
隨著數(shù)字化技術(shù)的飛速發(fā)展，數(shù)字視頻信號(hào)的傳輸技術(shù)更是受到人們的關(guān)注。相比較其它類型的信息傳輸如文本和數(shù)據(jù)，視頻通信需要占用更多的帶寬資源，因此為了實(shí)現(xiàn)在帶寬受限的條件下的傳輸，視頻源必須經(jīng)過(guò)大量壓縮。盡管現(xiàn)在的網(wǎng)絡(luò)狀況不斷地改善，但相對(duì)與快速增長(zhǎng)的視頻業(yè)務(wù)而言，網(wǎng)絡(luò)帶寬資源仍然是遠(yuǎn)遠(yuǎn)不夠的。2003年3月，新一代視頻壓縮標(biāo)準(zhǔn)H．264/avc的推出，使視頻壓縮研究進(jìn)入了一個(gè)新的層次。H．264標(biāo)準(zhǔn)中包含了很多先進(jìn)的視頻壓縮編碼方法，與以前的視頻編碼標(biāo)準(zhǔn)相比具有明顯的進(jìn)步。在相同視覺(jué)感知質(zhì)量的情況下，H．264的編碼效率比H．263提高了一倍左右，并且有更好的網(wǎng)絡(luò)友好性。然而，高編碼壓縮率是以很高的計(jì)算復(fù)雜度為代價(jià)的，H．264標(biāo)準(zhǔn)的計(jì)算復(fù)雜度約為H．263的3倍，所以在實(shí)際應(yīng)用中必須對(duì)其算法進(jìn)行優(yōu)化以減低其計(jì)算復(fù)雜度。 @@ 本文首先介紹了H．264標(biāo)準(zhǔn)的研究背景，分析了國(guó)內(nèi)外H．264硬件系統(tǒng)的研究現(xiàn)狀，并介紹了本文的主要工作。 @@ 接著對(duì)H．264編碼標(biāo)準(zhǔn)的理論知識(shí)、關(guān)鍵技術(shù)分別進(jìn)行了介紹。 @@ 對(duì)H．264塊匹配運(yùn)動(dòng)估計(jì)算法進(jìn)行研究，對(duì)經(jīng)典的塊匹配運(yùn)動(dòng)估計(jì)算法通過(guò)對(duì)比分析，三步、二維等算法在搜索效率上優(yōu)于全搜索算法，而全搜索算法在數(shù)據(jù)流的規(guī)則性和均勻性有著自己的優(yōu)越性。 @@ 針對(duì)塊匹配運(yùn)動(dòng)估計(jì)全搜索算法的VLSI結(jié)構(gòu)的特點(diǎn)，提出改進(jìn)的塊匹配運(yùn)動(dòng)估計(jì)全搜索算法。本文基于對(duì)數(shù)據(jù)流的分析，對(duì)硬件尋址進(jìn)行了研究。通過(guò)一次完整的全搜索數(shù)據(jù)流分析，改進(jìn)的塊匹配運(yùn)動(dòng)估計(jì)算法在時(shí)鐘周期、PE資源消耗方面得到優(yōu)化。 @@ 最后基于FPGA平臺(tái)對(duì)整像素運(yùn)動(dòng)估計(jì)模塊進(jìn)行了研究。首先對(duì)運(yùn)動(dòng)估計(jì)模塊結(jié)構(gòu)進(jìn)行了功能子模塊劃分；然后對(duì)每個(gè)子模塊進(jìn)行設(shè)計(jì)和仿真和對(duì)整個(gè)運(yùn)動(dòng)估計(jì)模塊進(jìn)行聯(lián)合仿真驗(yàn)證。 @@關(guān)鍵詞：H．264；FPGA；QuartusⅡ；幀間預(yù)測(cè)；運(yùn)動(dòng)估計(jì)；塊匹配
標(biāo)簽： H264 FPGA 幀間預(yù)測(cè)
上傳時(shí)間： 2013-04-24
上傳用戶：zttztt2005
對(duì)弓網(wǎng)故障的檢測(cè)是當(dāng)今列車檢測(cè)的一項(xiàng)重要任務(wù)。原始故障視頻圖像具有極大的數(shù)據(jù)量，使實(shí)時(shí)存儲(chǔ)和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當(dāng)大，需要采用先進(jìn)的視頻編解碼協(xié)議進(jìn)行處理，進(jìn)而實(shí)現(xiàn)檢測(cè)現(xiàn)場(chǎng)的實(shí)時(shí)監(jiān)控。 @@ H．264/avc(Advanced Video Coding)作為MPEG-4的第10部分，因其具有超高的壓縮效率、極好的網(wǎng)絡(luò)親和性，而被廣泛研究與應(yīng)用。H．264/avc采用了先進(jìn)的算法，主要有整數(shù)變換、1/4像素精度插值、多模式幀間預(yù)測(cè)、抗塊效應(yīng)濾波器和熵編碼等。 @@ 本文使用硬件描述語(yǔ)言Verilog，以紅色颶風(fēng) II開(kāi)發(fā)板作為硬件平臺(tái)，在開(kāi)發(fā)工具QUARTUSII 6．0和MODELSIM_SE 6．1B環(huán)境中完成軟核的設(shè)計(jì)與仿真驗(yàn)證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片，實(shí)現(xiàn)視頻圖像采集、存儲(chǔ)、顯示以及實(shí)現(xiàn)H．264/avc部分算法的基本系統(tǒng)。 @@ FPGA以其設(shè)計(jì)靈活、高速、具有豐富的布線資源等特性，逐漸成為許多系統(tǒng)設(shè)計(jì)的首選，尤其是與Verilog和VHDL等語(yǔ)言的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計(jì)方法，加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 @@ 本文首先分析了FPGA的特點(diǎn)、設(shè)計(jì)流程、verilog語(yǔ)言等，然后對(duì)靜態(tài)圖像及視頻圖像的編解碼進(jìn)行詳細(xì)的分析，比如H．264/avc中的變換、量化、熵編碼等：并以JM10．2為平臺(tái)，運(yùn)用H．264/avc算法對(duì)視頻序列進(jìn)行大量的實(shí)驗(yàn)，對(duì)不同分辨率、量化步長(zhǎng)、視頻序列進(jìn)行編解碼以及對(duì)結(jié)果進(jìn)行分析。接著以紅色颶風(fēng)II開(kāi)發(fā)板為平臺(tái)，進(jìn)行視頻圖像的采集存儲(chǔ)、顯示分析，其中詳細(xì)分析了SAA7113的配置、CCD信號(hào)的A/D轉(zhuǎn)換、I2C總線、視頻的數(shù)字化ITU-R BT．601標(biāo)準(zhǔn)介紹及視頻同步信號(hào)的獲取、基于SDRAM的視頻幀存儲(chǔ)、VGA顯示控制設(shè)計(jì)；最后運(yùn)用verilog語(yǔ)言實(shí)現(xiàn)H．264/avc部分算法，并進(jìn)行功能仿真，得到預(yù)計(jì)的效果。 @@ 本文實(shí)現(xiàn)了整個(gè)視頻信號(hào)的采集存儲(chǔ)、顯示流程，詳細(xì)研究了H．264/avc算法，并運(yùn)用硬件語(yǔ)言實(shí)現(xiàn)了部分算法，對(duì)視頻編解碼芯片的設(shè)計(jì)具有一定的參考價(jià)值。 @@關(guān)鍵詞：FPGA；H．264/avc；視頻；verilog；編解碼
上傳時(shí)間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
H.264/avc是國(guó)際電信聯(lián)盟與國(guó)際標(biāo)準(zhǔn)化組織/國(guó)際電工委員會(huì)聯(lián)合推出的活動(dòng)圖像編碼標(biāo)準(zhǔn)，簡(jiǎn)稱H.264。作為最新的國(guó)際視頻編碼標(biāo)準(zhǔn)，H.264/avc與MPEG-4、H.263等視頻編碼標(biāo)準(zhǔn)相比，性能有了很大的提高，并已在流媒體、數(shù)字電視、電話會(huì)議、視頻存儲(chǔ)等諸多領(lǐng)域得到廣泛的應(yīng)用。 本論文的研究課題是基于H.264/avc視頻編碼標(biāo)準(zhǔn)的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應(yīng)可變長(zhǎng)編碼)編碼算法研究及FPGA實(shí)現(xiàn)。對(duì)于變換后的熵編碼，H.264/avc支持兩種編碼模式：基于上下文的可變長(zhǎng)編碼(CAVLC)和基于上下文的自適應(yīng)算術(shù)編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/avc中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標(biāo)準(zhǔn)不同，它所有的編碼都是基于上下文進(jìn)行。這種方法比傳統(tǒng)的查單一表的方法提高了編碼效率，但也增加了設(shè)計(jì)上的困難。 作者在全面學(xué)習(xí)H.264/avc協(xié)議和深入研究CAVLC編碼算法的基礎(chǔ)上，確定了并行編碼的CAVLC編碼器結(jié)構(gòu)框圖，并總結(jié)出了影響CAVLC編碼器實(shí)現(xiàn)的瓶頸。針對(duì)這些瓶頸，對(duì)CAVLC編碼器中的各個(gè)功能模塊進(jìn)行了優(yōu)化設(shè)計(jì)，這些優(yōu)化設(shè)計(jì)包括多參考?jí)K的表格預(yù)測(cè)法、快速查找表法、算術(shù)消除法等。最后，用Verilog硬件描述語(yǔ)言對(duì)所設(shè)計(jì)的CAVLC編碼器進(jìn)行了描述，用EDA軟件對(duì)其主要功能模塊進(jìn)行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗(yàn)證了它們的功能。結(jié)果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實(shí)時(shí)通信要求，為整個(gè)CAVLC編碼器的實(shí)時(shí)通信提供了良好的基礎(chǔ)。
上傳時(shí)間： 2013-06-22
上傳用戶：diamondsGQ
H.264/avc是由國(guó)際電信聯(lián)合會(huì)的視頻專家組和國(guó)際標(biāo)準(zhǔn)化組織的運(yùn)動(dòng)圖像專家組組成的聯(lián)合視頻小組制定的下一代視頻壓縮標(biāo)準(zhǔn)。新標(biāo)準(zhǔn)采用了一些先進(jìn)算法，因此具有優(yōu)異的壓縮性能和極好的網(wǎng)絡(luò)親和性，滿足低碼率情況下的高質(zhì)量視頻的傳輸。 H.264/avc采用的先進(jìn)算法包括多模式幀間預(yù)測(cè)、1/4像素精度預(yù)測(cè)、整數(shù)變換量化、去方塊濾波和熵編碼。本論文著重對(duì)整數(shù)變換與量化、去方塊濾波做了研究。整數(shù)變換是一種只有加法和移位的運(yùn)算，量化可以通過(guò)查表和乘法操作就可以完成，避免了反變換的時(shí)候失配問(wèn)題，沒(méi)有精度損失；去方塊濾波是一種用來(lái)去除低碼率情況下的每個(gè)宏塊的塊效應(yīng)，提高了解碼圖像的外觀。 本文主要從算法研究和硬件實(shí)現(xiàn)兩方面著手，在算法研究方面設(shè)計(jì)了一個(gè)可視化測(cè)試軟件，在硬件實(shí)現(xiàn)方面主要對(duì)整數(shù)變換、量化和去方塊濾波做了研究和實(shí)現(xiàn)。視頻壓縮技術(shù)的關(guān)鍵在于視頻壓縮算法及其芯片的實(shí)現(xiàn)，F(xiàn)PGA可重復(fù)使用，設(shè)計(jì)修改靈活，片內(nèi)資源豐富，具備DSP模塊等優(yōu)勢(shì)。在本論文的目標(biāo)實(shí)現(xiàn)部分模塊FPGA的硬件設(shè)計(jì)，用Verilog完成了關(guān)鍵部分的設(shè)計(jì)。首先簡(jiǎn)要介紹了視頻壓縮基本原理，常用視頻壓縮標(biāo)準(zhǔn)及其特性以及國(guó)內(nèi)外的研究動(dòng)態(tài)，并對(duì)H.264標(biāo)準(zhǔn)基本檔次所涉及的核心技術(shù)進(jìn)行了詳細(xì)介紹，兩種分層結(jié)構(gòu)分別討論。其次在掌握了H.264.算法及編解碼流程的基礎(chǔ)上，設(shè)計(jì)了基于H.264編解碼的可視化軟件平臺(tái)。然后詳細(xì)介紹了整數(shù)變換、量化、反變換和反量化核心模塊的設(shè)計(jì)和實(shí)現(xiàn)，并在Altera的軟件和開(kāi)發(fā)板上進(jìn)行了仿真驗(yàn)證；對(duì)去方塊濾波算法做了軟件研究測(cè)試，并給出了一種改進(jìn)的硬件整體結(jié)構(gòu)設(shè)計(jì)。最后，對(duì)全文工作進(jìn)行了總結(jié)和對(duì)未來(lái)研究工作做了展望。我在課題中所做的主要工作有： 1.查閱相關(guān)文獻(xiàn)，熟悉H.264.標(biāo)準(zhǔn)及整數(shù)變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺(tái)設(shè)計(jì)。 3.用Verilog完成了整數(shù)變換量化、反變換反量化模塊FPGA設(shè)計(jì)與驗(yàn)證。 4.去方塊濾波器的算法研究、仿真和硬件整體結(jié)構(gòu)設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶：lanjisu111
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
