Synopsys的DesignWare庫中采用的brentkung高速加法器Verilog源代碼生成,附相關(guān)文檔
標(biāo)簽: DesignWare brentkung Synopsys Verilog
上傳時(shí)間: 2016-08-15
上傳用戶:cccole0605
32 bit brentkung adder tree
標(biāo)簽: brentkung adder tree bit
上傳時(shí)間: 2017-07-16
上傳用戶:趙云興
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1