Mega16是一款采用先進RISC精簡指令，內置A/D的8位單片機，可支持低電壓聯機 Flash和EEPROM 寫入功能；同時還支持 Basic和C 等高級語言編程。用它設計電子時鐘不僅成本低，硬件簡單，而且很容易實現系統移植。介紹了如何利用AVR系列單片機Mega16及1602字符液晶來設計電子時鐘的方法，同時給出了相應的電路原理及部分語言程序。 Abstract: ?Mega16 is a high-performance, low power consumption, the use of advanced RISC concise instructions, built-in A/D 8-bit microcontrollers, the on-line support for low-voltage Flash, EEPROM write function. Except Mega16 also support the Basic, C, and other high-level language programming.The electronic clock which is deisgned by Mega16 is not only low-cost, simple hardware, but easy to achieve system migration.The design method of electrioic clock based on the AVR Mega16 and character LCD1602 is introduced in this paper,and the corresponding circuit electrionic and some language program are given.
上傳時間： 2014-12-27
上傳用戶：zl5712176
為深入了解基于UC3854A控制的PFC變換器中的動力學特性，研究系統參數變化對變換器中分岔現象的影響，在建立Boost PFC變換器雙閉環數學模型的基礎上，用Matlab軟件對變換器中慢時標分岔及混沌等不穩定現象進行了仿真。在對PFC變換器中慢時標分岔現象仿真的基礎上，分析了系統參數變化對分岔點的影響，并進行了仿真驗證。仿真結果清晰地顯示了輸入整流電壓的幅值變化對系統分岔點的影響。 Abstract: In order to better understand the dynamics characteristic of power factor correction converter based on UC3854A， and make the way that parameters change influences the bifurcation phenomena of the system clearly. The math model of the two closed loop circuits to the Boost PFC （Power Factor Correction） converter controller was built. Then， with the help of Matlab， the simulation for nonlinear phenomena such as chaos and slow-scale bifurcation in the PFC converter was made. Finally the factors that have influence to the phenomenon of bifurcation under slow-scale in PFC converter were analyzed. The simulation results clearly show the parameters change influences the bifurcation point of the system.
上傳時間： 2013-10-17
上傳用戶：杜瑩12345
The outputs of the PCA9518 are immediately available as soon as there is a voltage present on thesupply >~1V and behave as described above. The power-on reset of the PCA9518A keeps the outputsturned off during power-up and maintains the high impedance of the outputs throughout the power-upcycle. There is an additional built-in delay after power-up that allows the analog circuits to stabilize beforethe part is activated.
標簽： Replacement 9518 NXP PCA
上傳時間： 2013-10-26
上傳用戶：13817753084
The MC68HC05K0 is a low cost, low pin countsingle chip microcomputer with 504 bytes of userROM and 32 bytes of RAM. The MC68HC05K0 isa member of the 68HC05K series of devices whichare available in 16-pin DIL or SOIC packages.It uses the same CPU as the other devices in the68HC05 family and has the same instructions andregisters. Additionally, the device has a 15-stagemulti-function timer and 10 general purposebi-directional I/0 lines. A mask option is availablefor software programmable pull-downs on all ofthe I/O pins and four of the pins are capable ofgenerating interrupts.The device is ideally suited for remote-controlkeyboard applications because the pull-downs andthe interrupt drivers on the port pins allowkeyboards to be built without any externalcomponents except the keys themselves. There isno need for external pull-up or pull-down resistors,or diodes for wired-OR interrupts, as these featuresare already designed into the device.
上傳時間： 2014-01-24
上傳用戶：zl5712176
The 87C576 includes two separate methods of programming theEPROM array, the traditional modified Quick-Pulse method, and anew On-Board Programming technique (OBP).Quick Pulse programming is a method using a number of devicepins in parallel (see Figure 1) and is the traditional way in which87C51 family members have been programmed. The Quick-Pulsemethod supports the following programming functions:– program USER EPROM– verify USER EPROM– program KEY EPROM– program security bits– verify security bits– read signature bytesThe Quick-Pulse method is quite easily suited to standardprogramming equipment as evidenced by the numerous vendors of87C51 compatible programmers on the market today. Onedisadvantage is that this method is not well suited to programming inthe embedded application because of the large number of signallines that must be isolated from the application. In addition, parallelsignals from a programmer would need to be cabled to theapplication’s circuit board, or the application circuit board wouldneed to have logic built-in to perform the programming functions.These requirements have generally made in-circuit programmingusing the modified Quick Pulse method impractical in almost all87C51 family applications.
上傳時間： 2013-10-21
上傳用戶：xiaozhiqban
九.輸入/輸出保護為了支持多任務，80386不僅要有效地實現任務隔離，而且還要有效地控制各任務的輸入/輸出，避免輸入/輸出沖突。本文將介紹輸入輸出保護。 這里下載本文源代碼。 <一>輸入/輸出保護80386采用I/O特權級IPOL和I/O許可位圖的方法來控制輸入/輸出，實現輸入/輸出保護。 1.I/O敏感指令輸入輸出特權級(I/O Privilege Level)規定了可以執行所有與I/O相關的指令和訪問I/O空間中所有地址的最外層特權級。IOPL的值在如下圖所示的標志寄存器中。 標 志寄存器 BIT31—BIT18 BIT17 BIT16 BIT15 BIT14 BIT13—BIT12 BIT11 BIT10 BIT9 BIT8 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 00000000000000 VM RF 0 NT IOPL OF DF IF TF SF ZF 0 AF 0 PF 1 CF I/O許可位圖規定了I/O空間中的哪些地址可以由在任何特權級執行的程序所訪問。I/O許可位圖在任務狀態段TSS中。 I/O敏感指令 指令 功能 保護方式下的執行條件 CLI 清除EFLAGS中的IF位 CPL<=IOPL STI 設置EFLAGS中的IF位 CPL<=IOPL IN 從I/O地址讀出數據 CPL<=IOPL或I/O位圖許可 INS 從I/O地址讀出字符串 CPL<=IOPL或I/O位圖許可 OUT 向I/O地址寫數據 CPL<=IOPL或I/O位圖許可 OUTS 向I/O地址寫字符串 CPL<=IOPL或I/O位圖許可 上表所列指令稱為I/O敏感指令，由于這些指令與I/O有關，并且只有在滿足所列條件時才可以執行，所以把它們稱為I/O敏感指令。從表中可見，當前特權級不在I/O特權級外層時，可以正常執行所列的全部I/O敏感指令；當特權級在I/O特權級外層時，執行CLI和STI指令將引起通用保護異常，而其它四條指令是否能夠被執行要根據訪問的I/O地址及I/O許可位圖情況而定(在下面論述)，如果條件不滿足而執行，那么將引起出錯碼為0的通用保護異常。 由于每個任務使用各自的EFLAGS值和擁有自己的TSS，所以每個任務可以有不同的IOPL，并且可以定義不同的I/O許可位圖。注意，這些I/O敏感指令在實模式下總是可執行的。 2.I/O許可位圖如果只用IOPL限制I/O指令的執行是很不方便的，不能滿足實際要求需要。因為這樣做會使得在特權級3執行的應用程序要么可訪問所有I/O地址，要么不可訪問所有I/O地址。實際需要與此剛好相反，只允許任務甲的應用程序訪問部分I/O地址，只允許任務乙的應用程序訪問另一部分I/O地址，以避免任務甲和任務乙在訪問I/O地址時發生沖突，從而避免任務甲和任務乙使用使用獨享設備時發生沖突。 因此，在IOPL的基礎上又采用了I/O許可位圖。I/O許可位圖由二進制位串組成。位串中的每一位依次對應一個I/O地址，位串的第0位對應I/O地址0，位串的第n位對應I/O地址n。如果位串中的第位為0，那么對應的I/O地址m可以由在任何特權級執行的程序訪問；否則對應的I/O地址m只能由在IOPL特權級或更內層特權級執行的程序訪問。如果在I/O外層特權級執行的程序訪問位串中位值為1的位所對應的I/O地址，那么將引起通用保護異常。 I/O地址空間按字節進行編址。一條I/O指令最多可涉及四個I/O地址。在需要根據I/O位圖決定是否可訪問I/O地址的情況下，當一條I/O指令涉及多個I/O地址時，只有這多個I/O地址所對應的I/O許可位圖中的位都為0時，該I/O指令才能被正常執行，如果對應位中任一位為1，就會引起通用保護異常。 80386支持的I/O地址空間大小是64K，所以構成I/O許可位圖的二進制位串最大長度是64K個位，即位圖的有效部分最大為8K字節。一個任務實際需要使用的I/O許可位圖大小通常要遠小于這個數目。 當前任務使用的I/O許可位圖存儲在當前任務TSS中低端的64K字節內。I/O許可位圖總以字節為單位存儲，所以位串所含的位數總被認為是8的倍數。從前文中所述的TSS格式可見，TSS內偏移66H的字確定I/O許可位圖的開始偏移。由于I/O許可位圖最長可達8K字節，所以開始偏移應小于56K，但必須大于等于104，因為TSS中前104字節為TSS的固定格式，用于保存任務的狀態。 1.I/O訪問許可檢查細節保護模式下處理器在執行I/O指令時進行許可檢查的細節如下所示。 (1)若CPL<=IOPL，則直接轉步驟(8)；(2)取得I/O位圖開始偏移；(3)計算I/O地址對應位所在字節在I/O許可位圖內的偏移；(4)計算位偏移以形成屏蔽碼值，即計算I/O地址對應位在字節中的第幾位；(5)把字節偏移加上位圖開始偏移，再加1，所得值與TSS界限比較，若越界，則產生出錯碼為0的通用保護故障；(6)若不越界，則從位圖中讀對應字節及下一個字節；(7)把讀出的兩個字節與屏蔽碼進行與運算，若結果不為0表示檢查未通過，則產生出錯碼為0的通用保護故障；(8)進行I/O訪問。設某一任務的TSS段如下： TSSSEG SEGMENT PARA USE16 TSS <> ;TSS低端固定格式部分 DB 8 DUP(0) ;對應I/O端口00H—3FH DB 10000000B ;對應I/O端口40H—47H DB 01100000B ;對用I/O端口48H—4FH DB 8182 DUP(0ffH) ;對應I/O端口50H—0FFFFH DB 0FFH ;位圖結束字節TSSLen = $TSSSEG ENDS 再假設IOPL=1，CPL=3。那么如下I/O指令有些能正常執行，有些會引起通用保護異常： in al,21h ;(1)正常執行 in al,47h ;(2)引起異常 out 20h,al ;(3)正常實行 out 4eh,al ;(4)引起異常 in al,20h ;(5)正常執行 out 20h,eax ;(6)正常執行 out 4ch,ax ;(7)引起異常 in ax,46h ;(8)引起異常 in eax,42h ;(9)正常執行 由上述I/O許可檢查的細節可見，不論是否必要，當進行許可位檢查時，80386總是從I/O許可位圖中讀取兩個字節。目的是為了盡快地執行I/O許可檢查。一方面，常常要讀取I/O許可位圖的兩個字節。例如，上面的第(8)條指令要對I/O位圖中的兩個位進行檢查，其低位是某個字節的最高位，高位是下一個字節的最低位。可見即使只要檢查兩個位，也可能需要讀取兩個字節。另一方面，最多檢查四個連續的位，即最多也只需讀取兩個字節。所以每次要讀取兩個字節。這也是在判別是否越界時再加1的原因。為此，為了避免在讀取I/O許可位圖的最高字節時產生越界，必須在I/O許可位圖的最后填加一個全1的字節，即0FFH。此全1的字節應填加在最后一個位圖字節之后，TSS界限范圍之前，即讓填加的全1字節在TSS界限之內。 I/O許可位圖開始偏移加8K所得的值與TSS界限值二者中較小的值決定I/O許可位圖的末端。當TSS的界限大于I/O許可位圖開始偏移加8K時，I/O許可位圖的有效部分就有8K字節，I/O許可檢查全部根據全部根據該位圖進行。當TSS的界限不大于I/O許可位圖開始偏移加8K時，I/O許可位圖有效部分就不到8K字節，于是對較小I/O地址訪問的許可檢查根據位圖進行，而對較大I/O地址訪問的許可檢查總被認為不可訪問而引起通用保護故障。因為這時會發生字節越界而引起通用保護異常，所以在這種情況下，可認為不足的I/O許可位圖的高端部分全為1。利用這個特點，可大大節約TSS中I/O許可位圖占用的存儲單元，也就大大減小了TSS段的長度。 <二>重要標志保護輸入輸出的保護與存儲在標志寄存器EFLAGS中的IOPL密切相關，顯然不能允許隨便地改變IOPL，否則就不能有效地實現輸入輸出保護。類似地，對EFLAGS中的IF位也必須加以保護，否則CLI和STI作為敏感指令對待是無意義的。此外，EFLAGS中的VM位決定著處理器是否按虛擬8086方式工作。 80386對EFLAGS中的這三個字段的處理比較特殊，只有在較高特權級執行的程序才能執行IRET、POPF、CLI和STI等指令改變它們。下表列出了不同特權級下對這三個字段的處理情況。 不同特權級對標志寄存器特殊字段的處理 特權級 VM標志字段 IOPL標志字段 IF標志字段 CPL=0 可變(初POPF指令外) 可變 可變 0 不變 不變 可變 CPL>IOPL 不變 不變 不變 從表中可見，只有在特權級0執行的程序才可以修改IOPL位及VM位；只能由相對于IOPL同級或更內層特權級執行的程序才可以修改IF位。與CLI和STI指令不同，在特權級不滿足上述條件的情況下，當執行POPF指令和IRET指令時，如果試圖修改這些字段中的任何一個字段，并不引起異常，但試圖要修改的字段也未被修改，也不給出任何特別的信息。此外，指令POPF總不能改變VM位，而PUSHF指令所壓入的標志中的VM位總為0。 <三>演示輸入輸出保護的實例(實例九)下面給出一個用于演示輸入輸出保護的實例。演示內容包括：I/O許可位圖的作用、I/O敏感指令引起的異常和特權指令引起的異常；使用段間調用指令CALL通過任務門調用任務，實現任務嵌套。 1.演示步驟實例演示的內容比較豐富，具體演示步驟如下：(1)在實模式下做必要準備后，切換到保護模式；(2)進入保護模式的臨時代碼段后，把演示任務的TSS段描述符裝入TR，并設置演示任務的堆棧；(3)進入演示代碼段，演示代碼段的特權級是0；(4)通過任務門調用測試任務1。測試任務1能夠順利進行；(5)通過任務門調用測試任務2。測試任務2演示由于違反I/O許可位圖規定而導致通用保護異常；(6)通過任務門調用測試任務3。測試任務3演示I/O敏感指令如何引起通用保護異常；(7)通過任務門調用測試任務4。測試任務4演示特權指令如何引起通用保護異常；(8)從演示代碼轉臨時代碼，準備返回實模式；(9)返回實模式，并作結束處理。
上傳時間： 2013-12-11
上傳用戶：nunnzhy
CodeWarrior Development Tool Suites are comprehensive integrated developmentenvironments (IDE) that provide a highly visual and automated framework toaccelerate the development of the most complex embedded applications. Acrossmost stages of the development cycle, we offer tools to help configure, debug andoptimize your design built on Freescale MPUs, MCUs, DSPs and DSCs. These toolsuites provide solutions to get your design up and running fast.
標簽： CodeWarrior 開發工具套件
上傳時間： 2013-11-07
上傳用戶：youlongjian0
This application note provides step-by-step instructions on how to recreate a Tri-Mode Ethernet(TEMAC) performance testing system using the ML405 board and MontaVista Linux 4.0. Thisapplication note shows how to set up a simple EDK Base System Builder system on the ML405Evaluation Platform and run performance tests. The network architecture for the test isdescribed. A system is built and downloaded into the FPGA. A MontaVista Linux kernel isconfigured, built, and downloaded into the ML405 Evaluation Platform. The instructions forobtaining and setting up the software used to perform the measurements, netperf, are given.
上傳時間： 2013-11-11
上傳用戶：saharawalker
介紹了雙口RAM器件CY7C028的內部結構及工作原理，詳細討論了CY7C028在INS/GPS組合導航系統中的具體應用，給出了CY7C028與TMS320F240和TMS320VC33之間的接口電路，并對CY7C028的分區處理進行了獨特的軟件設計，提高了實時性。
上傳時間： 2013-10-26
上傳用戶：yzy6007
Agilent AN 154 S-Parameter Design Application Note S參數的設計與應用 The need for new high-frequency, solid-state circuitdesign techniques has been recognized both by microwaveengineers and circuit designers. These engineersare being asked to design solid state circuitsthat will operate at higher and higher frequencies.The development of microwave transistors andAgilent Technologies’ network analysis instrumentationsystems that permit complete network characterizationin the microwave frequency rangehave greatly assisted these engineers in their work.The Agilent Microwave Division’s lab staff hasdeveloped a high frequency circuit design seminarto assist their counterparts in R&D labs throughoutthe world. This seminar has been presentedin a number of locations in the United States andEurope.From the experience gained in presenting this originalseminar, we have developed a four-part videotape, S-Parameter Design Seminar. While the technologyof high frequency circuit design is everchanging, the concepts upon which this technologyhas been built are relatively invariant.The content of the S-Parameter Design Seminar isas follows:
標簽： S參數
上傳時間： 2013-12-19
上傳用戶：aa54
