用VHDL語言在CPLD／FPGA上實現(xiàn)浮點運算，資源多多共享,不亦樂乎!
標簽： VHDL CPLD FPGA 語言
上傳時間： 2014-01-21
上傳用戶：invtnewer
用ISE中各種工具設(shè)計“運動計時表”.加深對FPGA/CPLD設(shè)計流程的理解，體會ISE集成的各種設(shè)計工具的使用方法與技巧。
標簽： FPGA CPLD ISE 工具設(shè)計
上傳時間： 2016-06-28
上傳用戶：chens000
FPGA/CPLD 初級教程 適合與初學(xué)者
標簽： FPGA CPLD 教程 與初學(xué)者
上傳時間： 2014-12-03
上傳用戶：liansi
多款FPGA CPLD開發(fā)板的原理圖，很好的線路設(shè)計參考
標簽： FPGA CPLD 開發(fā)板 原理圖
上傳時間： 2016-09-20
上傳用戶：ryb
FPGA/CPLD數(shù)字電路設(shè)計經(jīng)驗分享，有助于設(shè)計能力提高
標簽： FPGA CPLD 數(shù)字 電路設(shè)計
上傳時間： 2013-12-25
上傳用戶：youke111
ISE最常用的FPGA、CPLD開發(fā)軟件教程，對代碼的編繹、下載等環(huán)節(jié)十分有用。
標簽： FPGA CPLD ISE 開發(fā)軟件
上傳時間： 2013-12-27
上傳用戶：talenthn
本文使用實例描述了在 FPGA/CPLD 上使用 VHDL 進行分頻器設(shè) 計，包括偶數(shù)分頻、非 50％占空比和 50％占空比的奇數(shù)分頻、半整數(shù) （N+0.5）分頻、小數(shù)分頻、分數(shù)分頻以及積分分頻。所有實現(xiàn)均可 通過 Synplify Pro 或 FPGA 生產(chǎn)廠商的綜合器進行綜合，形成可使 用的電路，并在 ModelSim 上進行驗證。
標簽： FPGA CPLD VHDL 分頻器
上傳時間： 2013-12-15
上傳用戶：從此走出陰霾
FPGA/CPLD數(shù)字電路設(shè)計經(jīng)驗分享。大唐公司的！
標簽： FPGA CPLD 數(shù)字 大唐
上傳時間： 2016-10-24
上傳用戶：nanshan
VHDL在CPLD和FPGA設(shè)計中的應(yīng)用,期刊論文，講述復(fù)雜邏輯器件的語言用法
標簽： VHDL CPLD FPGA 中的應(yīng)用
上傳用戶：ynsnjs
FPGA、CPLD芯片的usb數(shù)據(jù)下載線，下載速度是并口的5位，內(nèi)有原理圖用程序
標簽： FPGA CPLD usb 芯片
上傳時間： 2014-12-06
上傳用戶：戀天使569
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
