在這里可以進(jìn)行工作環(huán)境、界面和顯示效果的一些設(shè)定，執(zhí)行菜單\r\nSetup>User Preferences出現(xiàn)下面窗體，因?yàn)檫@里涉及的內(nèi)容比較多，而且很多功\r\n能都很少用到，所以下面只針對(duì)一些常用設(shè)置作介紹。
標(biāo)簽： Preference Allegro User
上傳時(shí)間： 2013-09-06
上傳用戶(hù)：lbbyxmoran
清華大學(xué)微電子所的講義，關(guān)于candence的，相當(dāng)有用的機(jī)會(huì)不可錯(cuò)過(guò)
標(biāo)簽： Cadence 清華大學(xué) 微電子所 講義
上傳時(shí)間： 2013-09-06
上傳用戶(hù)：cmc_68289287
常用高級(jí)電子電路綜合設(shè)計(jì)軟件，包括電路設(shè)計(jì)，PCB制作，仿真，生成加工文件等
標(biāo)簽： Cadence 電路設(shè)計(jì) 軟件介紹
上傳時(shí)間： 2013-09-07
上傳用戶(hù)：Vici
cadence material includes caden_layout,CADENCE_20Manual,cs5710-layout1x2 and manual
標(biāo)簽： layout manual 5710 and
上傳時(shí)間： 2013-09-10
上傳用戶(hù)：kao21
本文檔包含了一些常見(jiàn)得軟件錯(cuò)誤代碼
標(biāo)簽： ALLEGRO 16.2 DRC 錯(cuò)誤代碼
上傳時(shí)間： 2013-10-28
上傳用戶(hù)：gtzj
15.2 已經(jīng)加入了有關(guān)貫孔及銲點(diǎn)的Z軸延遲計(jì)算功能. 先開(kāi)啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項(xiàng). 點(diǎn)選 Electrical Constraints dialog box 下 Options 頁(yè)面 勾選 Z-Axis delay欄.
上傳時(shí)間： 2013-10-08
上傳用戶(hù)：王慶才
電路板設(shè)計(jì)介紹1.1 現(xiàn)有的設(shè)計(jì)趨勢(shì).............................................................................1-21.2 產(chǎn)品研發(fā)流程................................................................................1-21.3 電路板設(shè)計(jì)流程.............................................................................1-31.3.1 前處理 – 電子設(shè)計(jì)資料和機(jī)構(gòu)設(shè)計(jì)資料整理...................1-41.3.2 前處理 – 建立布局零件庫(kù).................................................1-81.3.3 前處理 – 整合電子設(shè)計(jì)資料及布局零件庫(kù).......................1-81.3.4 中處理 – 讀取電子/機(jī)構(gòu)設(shè)計(jì)資料....................................1-91.3.5 中處理 – 擺放零件............................................................1-91.3.6 中處理 – 拉線/擺放測(cè)試點(diǎn)/修線......................................1-91.3.7 后處理 – 文字面處理......................................................1-101.3.8 后處理 – 底片處理..........................................................1-111.3.9 后處理 – 報(bào)表處理..........................................................
標(biāo)簽： Allegro Layout PCB 高速電路板
上傳時(shí)間： 2013-10-17
上傳用戶(hù)：18711024007
Allegro學(xué)習(xí)筆記之3—電源層、地層分割
上傳時(shí)間： 2013-11-15
上傳用戶(hù)：9牛10
Cadence.OrCad.v16.3-安裝破解，特別適合win7的32位系統(tǒng)用戶(hù)
標(biāo)簽： Cadence OrCad 16.3 破解
上傳時(shí)間： 2013-10-16
上傳用戶(hù)：kachleen
allegro v16基礎(chǔ)課程訓(xùn)練參考教程。圖文并茂，對(duì)你學(xué)習(xí)allegro V16事半功倍
上傳時(shí)間： 2013-10-26
上傳用戶(hù)：yeling1919
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
