摘要：本文介紹了使用Cadence APD完成一款SIP芯片BGA封裝的設(shè)計(jì)流程。結(jié)合Cadence APD在BGA封裝設(shè)計(jì)方面的強(qiáng)大功能，以圖文并茂、實(shí)際設(shè)計(jì)為例說(shuō)明Cadence APD完成包含一塊基帶芯片和一塊RF芯片的BGA封裝的設(shè)計(jì)方法和設(shè)計(jì)流程。該設(shè)計(jì)方法對(duì)于SIP封裝設(shè)計(jì)、加速設(shè)計(jì)周期、降低開(kāi)發(fā)成本具有直接的指導(dǎo)價(jià)值。關(guān)鍵詞：Cadence APD、SIP設(shè)計(jì)、BGA封裝設(shè)計(jì)1引言隨著通訊和消費(fèi)類電子的飛速發(fā)展，電子產(chǎn)品、特別是便攜式產(chǎn)品不斷向小型化和多功能化發(fā)展，對(duì)集成電路產(chǎn)品提出了新的要求，更加注重多功能、高集成度、高性能、輕量化、高可靠性和低成本。而產(chǎn)品的快速更新?lián)Q代，使得研發(fā)周期的縮短也越來(lái)越重要，更快的進(jìn)入市場(chǎng)也就意味著更多的利潤(rùn)。微電子封裝對(duì)集成電路（IC）產(chǎn)品的體積、性能、可靠性質(zhì)量、成本等都有重要影響，IC成本的40%是用于封裝的，而產(chǎn)品失效率中超過(guò)25%的失效因素源自封裝，封裝已成為研發(fā)新一代電子系統(tǒng)的關(guān)鍵環(huán)節(jié)及制約因素（圖1.1）。系統(tǒng)封裝（Sip）具有高密度封裝、多功能化設(shè)計(jì)、較短的市場(chǎng)進(jìn)入時(shí)間以及更低的開(kāi)發(fā)成本等優(yōu)勢(shì)，得到了越來(lái)越多的關(guān)注。國(guó)際上大的封裝廠商如ASE、Amkor、ASAT和Starchips等都已經(jīng)推出了自己的SIP產(chǎn)品。
標(biāo)簽：
cadenceapd
sip
芯片封裝
上傳時(shí)間：
2022-07-04
上傳用戶：
