介紹了carry_chain_adder,carry_skip_adder,ipple_carry_adder三種常用的加法器,采用verilogHDL語言,利用modelsim軟件仿真驗證,壓縮包中包含有流程圖
標簽: carry_chain_adder
上傳時間: 2014-01-20
上傳用戶:sunjet
蟲蟲下載站版權所有 京ICP備2021023401號-1