通過TMS320VC5402DSP芯片讀寫cf卡的源程序，并實現cf卡與外部設備的通信
上傳時間： 2013-12-22
上傳用戶：csgcd001
0302、基于8051的cf卡文件系統的實現
標簽：
上傳時間： 2014-04-09
上傳用戶：7891
本程序為VC6.0開發環境下的源碼程序，功能是實現Windows系統下對cf卡設備按照磁道地址進行直接讀寫。
上傳時間： 2016-01-25
上傳用戶：17863960457
摘要:介紹51單片機與各種移動存儲卡(CF,MMC,SD和U盤)接口技術。關鍵詞:cf卡，MMC卡，SD存儲卡，USB,SL811HS,FAT文件系統
上傳時間： 2013-11-12
上傳用戶：hanhanhan
該文件是SOPC中NiosII軟核CF接口源程序代碼，對cf卡控制的學習非常有用
上傳時間： 2014-07-23
上傳用戶：愛死愛死
嵌入式系統設計與實例開發實驗教材二源碼 多線程應用程序設計 串行端口程序設計 AD接口實驗 CAN總線通信實驗 GPS通信實驗 Linux內核移植與編譯實驗 IC卡讀寫實驗 SD驅動使用實驗 GPRS通信實驗 音頻驅動及應用實驗 嵌入式Web服務器實驗 IDE—cf卡模塊讀寫實驗 PS2鍵盤鼠標驅動實驗
上傳時間： 2014-01-23
上傳用戶：英雄
本文提出了一種基于comPactFlash(CF)接口的便攜式數據采集系統的設計方案,采用 可編程邏輯器件實現CF接口控制及數據采集控制:CF接口部分實現與上位機的數據傳 送,數據采集控制部分完成量程變換!模數轉換控制等功能"上位機基于CF接口與下位 機進行數據通信,給下位機發送量程控制字!數據采集參數等命令,采用中斷方式接收下 位機采集過來的數據并進行處理,下位機只完成數據的采集"這種方案最大的優勢是上位 機端的數據處理軟件易于修改,以面向不同的應用" 目前基于CF接口的設計采用專用芯片實現接口控制,由FPGA!DSP等實現邏輯功 能,這種多芯片方案雖然設計簡單,但成本高,功耗大"本課題首先根據CF規范,設計 了一種基于可編輯邏輯器件的cf卡端接口,實現了存儲器模式和I/O模式兩種傳輸方式 的接口設計,并在此基礎上完成了數據采集系統的設計"相比較傳統方案,本方案設計靈 活,系統成本和功耗更低"此外,本課題設計的基于可編輯邏輯器件的cf卡端接口具有 通用性,在此基礎上可實現其它多種基于CF接口的便攜式I/O設備" 本課題完成的數據采集系統中,用于邏輯控制的可編程邏輯器件采用了FPGA和 CPLD兩種實現方案"在完成系統的硬件和軟件設計后,對系統進行了測試,結果表明系 統成功地實現了數據采集!處理!顯示和控制,采用CPLD作為本設計的邏輯控制在系 統功耗方面具有明顯的優勢"
標簽： ComPactFlash接口可編輯邏輯器件數據采集系統
上傳時間： 2015-05-25
上傳用戶：wjc511
一款很好的CF編程指導，很值得初學者一看！
標簽： 單片機 cf卡
上傳時間： 2015-11-19
上傳用戶：yatogami_ura
可重構計算技術兼具通用處理器(General-Purpose Processor，GPP)和專用集成電路(Application Specific Integr—ated Circuits，ASIC)的特點，既可以提供硬件高速的特性，又具有軟件可以重新配置的特性。而動態部分可重構技術是可重構計算技術的最新進展之一。該技術的要點就是在系統正常工作的情況下，修改部分模塊的功能，而系統其它模塊能夠照常運行，這樣既節約硬件資源，又增強了系統靈活性。 可重構SoC既可以在處理器上進行編程又可以改變FPGA內部的硬件結構，這使得SoC系統既具有處理器善于控制和運算的特點，又具FPGA靈活的重構特點；由于處理器和FPGA硬件是在同一塊硅片上，使得它們之間的通信寬帶大大提高，這種平臺很適合于容錯算法的實現。 本文基于863計劃項目；動態重構計算機的可信實現關鍵技術，重點研究應用于惡劣環境中FPGA自我容錯的體系結構，提出了一套完整的SoC系統的容錯設計方案，并研究其實現技術，設計實現了實現該技術的硬件平臺和軟件算法，并驗證成功。 論文取得了如下的創新性研究成果： 1、設計了實現動態重構技術的硬件平臺，包括高性能的FPGA(內含入式處理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模塊。 2、說明了動態重構技術的設計規范和設計流程，實現動態重構技術。 3、提出了一種基于動態重構實現容錯的方法，不需要外部處理器干預，由嵌入式處理器負責管理整個過程。 4、設計并實現了嵌入式處理器運行時需要的軟件，主要有兩個功能，首先是從cf卡中讀入重構所需的配置文件，并將配置文件寫進FPGA內部的配置存儲器中，改變FPGA內部的功能。其次，是實現容錯技術的算法。
上傳時間： 2013-04-24
上傳用戶：edrtbme
隨著現代DSP、FPGA等數字芯片的信號處理能力不斷提高，基于軟件無線電技術的現代通信與信息處理系統也得到了更為廣泛的應用。軟件無線電的基本思想是以一個通用、標準、模塊化的硬件系統作為其應用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來實現，從而將無線通信新系統、新產品的開發逐步轉移到軟件上來。另一方面，現代信號處理系統對數據的處理速度、處理精度和動態范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業界的重視。 @@ 目前的高速實時信號處理系統一般均采用DSP+FPGA的架構，其中DSP主要負責完成系統通信和基帶信號處理算法，而FPGA主要完成信號預處理等前端算法，并提供系統常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統的FPGA軟件設計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統的架構。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構成系統信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設接口。此外，作者還選擇了ADSP-BF533定點DSP加入系統當中以擴展系統音視頻信號處理能力，體現系統的通用性。 @@ 基于FPGA的嵌入式系統設計正逐漸成為現代FPGA應用的一個熱點。結合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內設計了一個嵌入式系統，完成了對cf卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內集成的三態以太網MAC硬核模塊，實現了系統與上位PC機之間的以太網通信鏈路。此外，為擴展系統功能，適應未來可能的軟件升級，進一步提高系統的通用性，還將嵌入式實時操作系統μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發器的高速串行傳輸設計的關鍵技術和基本的設計方法，充分體現了目前高速實時信號處理系統的發展要求和趨勢。 @@關鍵詞：高速實時信號處理；FPGA；Virtex-5；嵌入式系統；MicroBlaze
上傳時間： 2013-05-17
上傳用戶：wangchong
