欧美videos另类精品,日韩欧美在线观看视频,中文在线8资源库

cfar算法

G729、h263、h264、MPEG4四種最流行的音頻和視頻標準的壓縮和解壓算法的源代碼.rar

圖像壓縮 h264等壓縮算法源碼 c語言源碼

標簽： MPEG4 G729 h263 h264

上傳時間： 2013-05-25

上傳用戶：s363994250
PID算法在AVR單片機上的應用（在爬壁機器人吸盤負壓控制上的實現(xiàn)應用）.rar

PID算法在AVR單片機上的應用，風機的閉環(huán)控制

標簽： PID AVR 算法

上傳時間： 2013-04-24

上傳用戶：aa17807091
H264幀間預測算法研究與FPGA設計.rar

隨著數(shù)字化技術的飛速發(fā)展，數(shù)字視頻信號的傳輸技術更是受到人們的關注。相比較其它類型的信息傳輸如文本和數(shù)據(jù)，視頻通信需要占用更多的帶寬資源，因此為了實現(xiàn)在帶寬受限的條件下的傳輸，視頻源必須經(jīng)過大量壓縮。盡管現(xiàn)在的網(wǎng)絡狀況不斷地改善，但相對與快速增長的視頻業(yè)務而言，網(wǎng)絡帶寬資源仍然是遠遠不夠的。2003年3月，新一代視頻壓縮標準H．264/AVC的推出，使視頻壓縮研究進入了一個新的層次。H．264標準中包含了很多先進的視頻壓縮編碼方法，與以前的視頻編碼標準相比具有明顯的進步。在相同視覺感知質(zhì)量的情況下，H．264的編碼效率比H．263提高了一倍左右，并且有更好的網(wǎng)絡友好性。然而，高編碼壓縮率是以很高的計算復雜度為代價的，H．264標準的計算復雜度約為H．263的3倍，所以在實際應用中必須對其算法進行優(yōu)化以減低其計算復雜度。 @@ 本文首先介紹了H．264標準的研究背景，分析了國內(nèi)外H．264硬件系統(tǒng)的研究現(xiàn)狀，并介紹了本文的主要工作。 @@ 接著對H．264編碼標準的理論知識、關鍵技術分別進行了介紹。 @@ 對H．264塊匹配運動估計算法進行研究，對經(jīng)典的塊匹配運動估計算法通過對比分析，三步、二維等算法在搜索效率上優(yōu)于全搜索算法，而全搜索算法在數(shù)據(jù)流的規(guī)則性和均勻性有著自己的優(yōu)越性。 @@ 針對塊匹配運動估計全搜索算法的VLSI結構的特點，提出改進的塊匹配運動估計全搜索算法。本文基于對數(shù)據(jù)流的分析，對硬件尋址進行了研究。通過一次完整的全搜索數(shù)據(jù)流分析，改進的塊匹配運動估計算法在時鐘周期、PE資源消耗方面得到優(yōu)化。 @@ 最后基于FPGA平臺對整像素運動估計模塊進行了研究。首先對運動估計模塊結構進行了功能子模塊劃分；然后對每個子模塊進行設計和仿真和對整個運動估計模塊進行聯(lián)合仿真驗證。 @@關鍵詞：H．264；FPGA；QuartusⅡ；幀間預測；運動估計；塊匹配

標簽： H264 FPGA 幀間預測

上傳時間： 2013-04-24

上傳用戶：zttztt2005
基于FPGA利用FFT算法實現(xiàn)GPSCA碼捕獲的研究.rar

隨著中國二代導航系統(tǒng)的建設，衛(wèi)星導航的應用將普及到各個行業(yè)，具有自主知識產(chǎn)權的衛(wèi)星導航接收機的研究與設計是該領域的一個研究熱點。在接收機的設計中，對于成熟技術將利用ASIC芯片進行批量生產(chǎn)，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機技術，特別是在需要利用接收機平臺進行提高接收機性能研究時，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進行批量生產(chǎn)。本課題就是基于FPGA研究GPS并行捕獲技術的硬件電路，著重進行了其中一個捕獲通道的設計和實現(xiàn)。 GPS信號捕獲時間是影響GPS接收機性能的一個關鍵因素，尤其是在高動態(tài)和實時性要求高的應用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關法基礎上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統(tǒng)進行總體功能劃分和結構設計，并采用自底向上的方法對系統(tǒng)進行功能實現(xiàn)和驗證。本課題以Xilinx公司的Spartan3E開發(fā)板為硬件開發(fā)平臺，以ISE9.2i為軟件開發(fā)平臺，采用Verilog HDL編程實現(xiàn)該系統(tǒng)。并利用Nemerix公司的GPS射頻芯片NJ1006A設計制作了GPS中頻信號產(chǎn)生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數(shù)字中頻信號。本課題主要是基于采樣率變換和FFT實現(xiàn)對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點FFT IP核對C/A碼進行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續(xù)跟蹤的要求。同時，由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的，所以在設計時，合理地采用FPGA設計思想與技巧優(yōu)化系統(tǒng)?；趯嵱眯缘囊?，詳細的給出了基于FFT的GPS并行捕獲各個模塊的實現(xiàn)原理、實現(xiàn)結構以及仿真結果。并達到降低系統(tǒng)硬件資源，能夠快速、高效地實現(xiàn)對GPS C/A碼捕獲的要求。本研究是導航研究所承擔的國家863課題“利用多徑信號提高GNSS接收機性能的新技術研究”中關于接收機信號捕獲算法的一部分，對接收機的設計具有一定的參考價值。

標簽： GPSCA FPGA FFT

上傳時間： 2013-07-22

上傳用戶：user08x
基于FPGA的高速矩陣運算算法研究.rar

矩陣運算是描述許多工程問題中不可缺少的數(shù)學關系，矩陣運算具有執(zhí)行效率好、速度快、集成度高等優(yōu)點，并且隨著動態(tài)可配置技術的發(fā)展，靈活性也有了很大的提高。因此，尋找矩陣運算的高速實現(xiàn)方法是具有很大的現(xiàn)實意義，能夠為高速運算應用提供技術支持。為了提高研究成果的實用性與商用性，本文主要針對某種體積小、運算速度和性能要求很高的特殊場合設計并實現(xiàn)基于FPGA的矩陣運算功能。通過系統(tǒng)地研究FPGA功能結構、設計原理、DSP接口、IEEE-754標準，深入學習浮點數(shù)及矩陣的基礎運算以及硬件編程語言等內(nèi)容，根據(jù)矩陣運算的特點和原理，討論了硬件設計方面重點對具體核心器件結構、特點以及有關FPGA的設計流程和控制器Verilog HDL硬件編程語言代碼方面內(nèi)容，確定了基于FPGA浮點運算及矩陣運算單元的Verilog HDL設計方法，在Quartus II平臺上對其仿真、記錄運算結果，并對采集到的數(shù)據(jù)結果進行了深入分析與總結。本設計通過幾種矩陣算法利用FPGA和MATLAB分別進行了實現(xiàn)測試，驗證了設計結果的正確性，證明了本設計中矩陣運算速率的實用性與高效性，提高了系統(tǒng)資源利用率和系統(tǒng)可靠性，為今后在工程、軍事、通訊等生產(chǎn)生活各個領域應用打下良好基礎。

標簽： FPGA 矩陣運算算法研究

上傳時間： 2013-07-07

上傳用戶：xuanjie
基于FPGA的模糊PID控制算法的研究及實現(xiàn).rar

PID算法自從問世以來，一直受到廣泛的關注。隨著現(xiàn)代控制理論及智能控制技術的發(fā)展，PID算法也得到了長足的發(fā)展。結合傳統(tǒng)的PID控制算法，針對特定的控制領域，出現(xiàn)了一些新的控制算法，模糊PID控制算法就是在此基礎上漸漸形成并凸顯其控制特色。同時隨著微電子技術的發(fā)展，現(xiàn)場可編程邏輯器件FPGA的發(fā)展及其EDA技術的日漸成熟，為集成控制芯片開拓了廣闊的發(fā)展空間。FPGA的發(fā)展為基于硬件的算法模塊的實現(xiàn)提供了可能性，同時節(jié)省了外圍的電路，使算法模塊的集成度大大提高。本文針對當前國內(nèi)外在算法研究方面的熱點問題，對模糊PID算法進行了深入的分析和研究。通過對汽輪機調(diào)節(jié)系統(tǒng)的結構分析，對其進行了數(shù)學建模。采用某汽輪機的實際設計運行參數(shù)，利用Matlab仿真軟件，對該汽輪機的數(shù)學模型進行了甩負荷動態(tài)特性仿真。仿真結果表明，模糊PID可以更好地解決汽輪發(fā)電機組在甩負荷過程中由于機組轉(zhuǎn)子飛升量太大而導致危急保安裝置動作，使得汽輪發(fā)電機組意外停機的問題，能夠保證汽輪發(fā)電機組在意外甩負荷時機組正常的機械運轉(zhuǎn)。根據(jù)模糊控制理論的特點及EDA技術和FPGA可編程邏輯器件的發(fā)展現(xiàn)狀，提出了在FPGA上實現(xiàn)模糊PID算法的具體實現(xiàn)方案。在綜合分析算法特性的基礎上，選擇Altera公司生產(chǎn)的CycloneⅡ系列中的EP2C35F672C6作為目標芯片，利用分層模塊化設計思想，在Altera公司提供的QuartusⅡ開發(fā)環(huán)境中，利用原理圖設計輸入和VHDL設計輸入相結合的方式實現(xiàn)了模糊PID控制算法，同時分別對實現(xiàn)的各個功能模塊和整個算法模塊進行了功能時序仿真。根據(jù)仿真結果分析，該設計實現(xiàn)了的模糊PID控制功能。該控制算法模塊的FPGA實現(xiàn)很好的避免了因CPU或者其它問題導致算法程序跑飛、程序死循環(huán)、復位不可靠等問題，提高了控制的可靠性。同時加強了模塊的通用性，減少了系統(tǒng)硬件開發(fā)周期，節(jié)省了外圍設備的電路，降低了設計開發(fā)成本。

標簽： FPGA PID 模糊

上傳時間： 2013-07-21

上傳用戶：thinode
GPS接收機捕獲跟蹤算法研究及FPGA設計.rar

全球定位系統(tǒng)(Global Positioning System—GPS)是新一代衛(wèi)星導航定位系統(tǒng)，具有全球、全天候、連續(xù)、高精度導航與定位功能，能夠為廣大用戶提供精確的三維坐標、速度和時間信息。因此，GPS系統(tǒng)被廣泛地應用于生活中的各個領域。GPS系統(tǒng)用戶主要是各種型號的接收機，而捕獲跟蹤技術是接收機的關鍵技術，同時也是一個技術難點。在GPS接收機中，導航電文是用戶定位和導航的數(shù)據(jù)基礎，為了得到導航電文必須要對GPS信號進行捕獲跟蹤。本文詳細研究了GPS信號捕獲跟蹤技術，并進行了FPGA設計。 @@ 本文首先概述了GPS系統(tǒng)信號結構和GPS接收機工作原理，對GPS信號調(diào)制機理進行詳細地闡述，重點分析了C/A碼生成原理和特性。 @@ 其次敘述了GPS信號捕獲的基礎理論，重點研究時域滑動相關捕獲方法，深入分析其算法和性能。用MATLAB中Simulink軟件包搭建了可自由修改參數(shù)的GPS中頻發(fā)生器，并在此平臺上，對GPS信號時域滑動相關捕獲算法進行仿真與分析。 @@ 接著重點研究了GPS信號跟蹤技術，系統(tǒng)分析碼跟蹤環(huán)路和載波跟蹤環(huán)路結構框圖以及算法。在碼跟蹤環(huán)路方面，選用并分析了能分離載波的非相干超前滯后碼鎖定環(huán)的工作機理。在載波跟蹤環(huán)路中選用對導航電文數(shù)據(jù)相位翻轉(zhuǎn)不敏感的科斯塔斯環(huán)，并用數(shù)學模型分析GPS信號的解調(diào)過程。之后對整個跟蹤環(huán)路進行MATLAB仿真，結果表明環(huán)路參數(shù)設計滿足要求，并能成功解調(diào)出GPS導航電文。 @@ 最后本文在QuartusII環(huán)境下完成對GPS信號捕獲跟蹤系統(tǒng)的FPGA設計。根據(jù)對相關器硬件結構框架，對算法中各個模塊的實現(xiàn)進行詳細的說明，包括頂層設計到CA碼、NCO等重要模塊設計，并給出了仿真結果。 @@關鍵詞：GPS接收機；捕獲；跟蹤；MATLAB仿真：FPGA

標簽： FPGA GPS 接收機

上傳時間： 2013-06-16

上傳用戶：jacking
基于CCSDS標準的幀同步算法研究及其FPGA實現(xiàn).rar

隨著航天技術的發(fā)展，載人飛船、空間站等復雜航天器對空-地或空-空之間數(shù)據(jù)傳輸速率的要求越來越高。在此情況下，為了提高空間通信中數(shù)據(jù)傳輸?shù)目煽啃裕ＷC接收端分路系統(tǒng)能和發(fā)送端一致，必須要經(jīng)過幀同步。對衛(wèi)星基帶信號處理來說，幀同步是處理的第一步也是關鍵的一步。只有正確幀同步才能獲取正確的幀數(shù)據(jù)進行數(shù)據(jù)處理。因此，幀同步的效率，將直接影響到整個衛(wèi)星基帶信號處理的結果。 @@ 本設計在研究CCSDS標準及幀同步算法的基礎上，利用硬件描述語言及ISE9．2i開發(fā)平臺在基于FPGA的硬件平臺上設計并實現(xiàn)了單路數(shù)據(jù)輸入及兩路合路數(shù)據(jù)輸入的幀同步算法，并解決了其中可能存在的幀滑動及模糊度問題。在此基礎之上，針對兩路合路輸入時可能存在的兩路輸入不同步或幀滑動在兩路中分布不均勻問題，設計實現(xiàn)了兩路并行幀同步算法，并利用ModelSim SE 6．1f工具對上述算法進行了前仿真和后仿真，仿真結果表明上述算法符合設計要求。 @@ 本論文首先介紹了課題研究的背景及國內(nèi)外研究現(xiàn)狀，其次介紹了與本課題相關的基礎理論及系統(tǒng)的軟硬件結構。然后對單路數(shù)據(jù)輸入幀同步、兩路數(shù)據(jù)合路輸入幀同步和兩路并行幀同步算法的具體設計及實現(xiàn)過程進行了詳細說明，并給出了后仿真結果及結果分析。最后，對論文工作進行了總結和展望，分析了其中存在的問題及需要改進的地方。 @@關鍵詞 FPGA；CCSDS；幀同步：模糊度；幀滑動

標簽： CCSDS FPGA 標準

上傳時間： 2013-06-11

上傳用戶：liglechongchong
實時視頻縮放算法研究及FPGA實現(xiàn).rar

調(diào)整視頻圖像的分辨率需要視頻縮放技術。如果圖像縮放技術的處理速度達到實時性要求就可以應用于視頻縮放。傳統(tǒng)圖像縮放技術利用插值核函數(shù)對已有像素點進行插值重建還原圖像。本文介紹了圖像插值的理論基礎一采樣定理，并對理想重建函數(shù)Sinc函數(shù)進行了討論。本文介紹了常用的線性圖像插值技術及像素填充、自適應插值和小波域圖像縮放等技術。然后，本文討論了分級線性插值算法的思想，設計并實現(xiàn)了FPGA上的分級雙三次算法。最后本文對各種算法的縮放效果進行了分析和討論。本文在分析現(xiàn)有視頻縮放算法基礎之上，提出了分級線性插值算法，并應用在簡化線性插值算法中。分級線性插值算法以犧牲一定的計算精度為代價，用查找表代替乘法計算，降低了算法復雜度。本文設計并實現(xiàn)了分級雙三次插值算法，詳細說明了板上系統(tǒng)的模塊結構。最后本文將分級線性插值算法與原線性插值算法效果圖進行比較，比較結果顯示分級插值算法與原算法誤差較小，在放大比例較小時可以取代原算法。結果證明分級雙三次線性插值算法的FPGA實現(xiàn)能夠滿足額定幀頻，可以進行實時視頻縮放。

標簽： FPGA 實時視頻算法研究

上傳時間： 2013-04-24

上傳用戶：亞亞娟娟123
基于FPGA的數(shù)字信號處理算法研究與高效實現(xiàn).rar

現(xiàn)代數(shù)字信號處理對實時性提出了很高的要求，當最快的數(shù)字信號處理器(DSP)仍無法達到速度要求時，唯一的選擇是增加處理器的數(shù)目，或采用客戶定制的門陣列產(chǎn)品。隨著可編程邏輯器件技術的發(fā)展，具有強大并行處理能力的現(xiàn)場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優(yōu)勢。本文以此為背景，研究了基于FPGA的快速傅立葉變換、數(shù)字濾波、相關運算等數(shù)字信號處理算法的高效實現(xiàn)。首先，針對圖像聲納實時性的要求和FPGA片內(nèi)資源的限制，設計了級聯(lián)和并行遞歸兩種結構的FFT處理器。文中詳細討論了利用流水線技術和并行處理技術提高FFT處理器運算速度的方法，并針對蝶形運算的特點提出了一些優(yōu)化和改進措施。其次，分析了具有相同結構的數(shù)字濾波和相關運算的特點，采用了有乘法器和無乘法器兩種結構實現(xiàn)乘累加(MAC)運算。無乘法器結構采用分布式算法(DA)，將乘法運算轉(zhuǎn)化為FPGA易于實現(xiàn)的查表和移位累加操作，顯著提高了運算效率。此外，還對相關運算的時域多MAC方法及頻域FFT方法進行了研究。最后，完成了圖像聲納預處理模塊。在一片EP2S60上實現(xiàn)了對160路信號的接收、濾波、正交變換以及發(fā)送等處理。實驗表明，本論文所有算法均達到了設計要求。

標簽： FPGA 數(shù)字信號處理算法研究

上傳時間： 2013-06-09

上傳用戶：zgu489