采用VHDL語言設計一個4通道的數(shù)據(jù)采集控制模塊。系統(tǒng)的功能描述如下: 1.系統(tǒng)主時鐘為100 MHz。 2.數(shù)據(jù)為16位-數(shù)據(jù)線上連續(xù)2次00FF后數(shù)據(jù)傳輸開始。 3.系統(tǒng)內(nèi)部總線寬度為8位。
采用VHDL語言設計一個4通道的數(shù)據(jù)采集控制模塊。系統(tǒng)的功能描述如下: 1.系統(tǒng)主時鐘為100 MHz。 2.數(shù)據(jù)為16位-數(shù)據(jù)線上連續(xù)2次00FF后數(shù)據(jù)傳輸開始。 3.系統(tǒng)內(nèi)部總線寬度為8位。 4.共有4個通道(ch1、ch2、ch3、ch4),每個通道配備100 Bytes的RAM,當存...