采用VHDL語言設計一個4通道的數據采集控制模塊。系統的功能描述如下： 1.系統主時鐘為100 MHz。 2.數據為16位-數據線上連續2次00FF后數據傳輸開始。 3.系統內部總線寬度為8位。 4.共有4個通道（ch1、ch2、ch3、ch4），每個通道配備100 Bytes的RAM，當存滿數據后停止數據采集并且相應通道的狀態位產生報警信號。 5.數據分為8位串行輸出，輸出時鐘由外部數據讀取電路給出。 6.具備顯示模塊驅動功能。由SEL信號設置顯示的通道，DISPLAY信號啟動所選通道RAM中數值的顯示過程。數值順次顯示一遍后顯示結束，可以重新設定SEL的值選擇下一個通道。模塊數據線為8位，顯示器件為4個8段LED。 7.數據采集模式如下：單通道采集（由SEL信號選擇通道），多通道順次采集（當前通道采滿后轉入下一通道），多通道并行采集（每通道依次采集一個數據）。模式由控制信號MODE選擇，采集數據的總個數由NUM_COLLECT給出。 8.數據采集過程中不能讀取，數據讀取過程中不能采集
資源簡介：采用VHDL語言設計一個4通道的數據采集控制模塊。系統的功能描述如下： 1.系統主時鐘為100 MHz。 2.數據為16位-數據線上連續2次00FF后數據傳輸開始。 3.系統內部總線寬度為8位。 4.共有4個通道（ch1、ch2、ch3、ch4），每個通道配備100 Bytes的RAM，當存滿...
上傳時間： 2013-12-25
上傳用戶：zycidjl
資源簡介：采用VHDL語言設計一個4通道的數據采集控制模塊.
上傳時間： 2022-04-25
上傳用戶：
資源簡介：4位數據比較器 通過VHDL語言設計出4位數據比較器，了解EDA對數字電路設計的效率和可靠性有極大地提高
上傳時間： 2016-08-12
上傳用戶：1079836864
資源簡介：采用VHDL語言設計了一個打鈴系統。該系統已經調試，可適當參考。
上傳時間： 2017-03-04
上傳用戶：jichenxi0730
資源簡介：在 MAX+PLUS II開發環境下采用 VHDL語言 設計并實現了電表抄表器 討論了系統的四個 組成模塊的設計和 VHDL 的實現 每個模塊采用 RTL 級描述 整體的生成采用圖形輸入法 通過波形仿真 下載芯片測試 完成了抄表器的功能
上傳時間： 2013-12-26
上傳用戶：myworkpost
資源簡介：本程序代碼為DDS的程序代碼。采用VHDL語言設計。可以直接仿真實現，
上傳時間： 2014-01-17
上傳用戶：qwe1234
資源簡介：完成“快速拼寫檢查程序”的分析、設計和實現過程。 快速拼寫檢查程序基本功能說明如下： 1．進行拼寫檢查的文件以文本文件形式存儲于外存上； 2．只檢查文件中英文單詞的拼寫錯誤； 3．單詞是用字母（a…z或A…Z）定義，任一非字母字符作為分隔符； 4．判斷...
上傳時間： 2014-01-09
上傳用戶：ggwz258
資源簡介：利用VHDL語言設計一個電子時鐘，包含相應的設計子程序及仿真結果
上傳時間： 2017-09-04
上傳用戶：wanqunsheng
資源簡介：1IC網友 做的硬盤MP3資料公開 該播放器使用了美國atmel公司出品的mp3播放器專用芯片at89c51snd1c. 本芯片特性如下： 1)MCS51內核，可以利用單片及開發軟件Keil軟件方便開發mp3播放器，無需特殊軟件平臺； 2)MPEG I/II-Layer 3 hardware decoder ...
上傳時間： 2013-11-28
上傳用戶：litianchu
資源簡介：系統應實現的操作及其功能定義如下： 1）采編入庫：新購入一種書，經分類和確定書號之后登記到圖書賬目中。如果這種書在賬目中，則只將總庫存量增加。 2）清除庫存：某種書已無保留價值，將它從圖書賬目中注銷。 3）借閱：如果某種書的庫存量大于0，則...
上傳時間： 2013-11-26
上傳用戶：lizhizheng88
資源簡介：隨著電子技術和EDA技術的發展,大規模可編程邏輯器件PLD(Programmable Logic Device)、現場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規模集成電路芯片,實現計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中....
上傳時間： 2013-06-08
上傳用戶：asddsd
資源簡介：本文以研究嵌入式微處理器為主，自主地設計了能夠運行MCS-51系列單片機指令的MCU系統。系統采用了VHDL 語言與原理框圖的綜合設計方法，并且在Altera公司的FPGA上通過驗證。論文深入地研究了微處理器的指令系統和數據地址通路，采用VHDL 語言完成了取指單元，...
上傳時間： 2013-05-20
上傳用戶：2525775
資源簡介：這是一個使用VHDL語言設計的電梯控制程序，里面還有仿真時序圖。
上傳時間： 2013-08-20
上傳用戶：希醬大魔王
資源簡介：VHDL源代碼.設計一個模為4的計數器，并在實驗箱上用七段數碼管顯示結果
上傳時間： 2013-12-25
上傳用戶：zxc23456789
資源簡介：一個4通道DMX接收調光控制程序,用C語言編寫的.
上傳時間： 2013-12-22
上傳用戶：dbs012280
資源簡介：這是一個使用VHDL語言設計的電梯控制程序，里面還有仿真時序圖。
上傳時間： 2013-12-25
上傳用戶：xymbian
資源簡介：收集的數字鎖相環設計相關文章多篇.主要采用VHDL語言進行設計.
上傳時間： 2014-12-07
上傳用戶：kytqcool
資源簡介：采用VHDL語言寫了一個函數發生器的程序。內含有各個模塊，供大家參考，請多批評！
上傳時間： 2017-03-04
上傳用戶：dancnc
資源簡介：頻率計VHDL編程。設計一個4位數字顯示的十進制頻率計，其測量范圍為1MHz，測量值通過4個數碼管顯示以8421BCD碼形式輸出，可通過開關實現量程控制，量程分10kHz、100kHz、1MHz三檔(最大讀數分別為9.999kHz、99.99kHz、999.9kHz)； 當輸入信號的頻率大于相應量...
上傳時間： 2014-01-15
上傳用戶：鳳臨西北
資源簡介：這是一個8分頻的VHDL語言設計程序，也可以看成是8進制計數器
上傳時間： 2013-12-22
上傳用戶：nanxia
資源簡介： （１）設計一個4位十進制的頻率計其測量范圍1Hz~9.999KHz；6 N3 G8 k( U- @ n* A （２）記數過程結束后，保存并顯示結果；
上傳時間： 2017-08-21
上傳用戶：LIKE
資源簡介：采用VHDL語言實現17階的數字低通濾波器的設計
上傳時間： 2017-09-14
上傳用戶：yuzsu
資源簡介：使用面向對象方法完成“快速拼寫檢查程序”的分析、設計和實現過程。快速拼寫檢查程序基本要求說明如下： 1.進行拼寫檢查的文件以文本文件形式存儲于外存上；2．只檢查文件中英文單詞的拼寫錯誤；3．單詞是用字母（a…z或A…Z）定義，任一非字母字符作為分隔...
上傳時間： 2015-03-11
上傳用戶：372825274
資源簡介：MPC02板卡VB控制程序：這是一個非常簡單的演示示例： 使用方法如下： 1、 用安裝光盤安裝驅動程序及函數庫。 1、 在硬盤上建立一個文件夾。 2、 將文件夾下所有文件拷貝到硬盤上所建文件夾中，并去掉所有文件的只讀屬性。 3、 啟動VB6.0集成環境，并打...
上傳時間： 2013-12-19
上傳用戶：a3318966
資源簡介：使用面向對象方法完成“快速拼寫檢查程序”的分析、設計和實現過程。快速拼寫檢查程序基本要求說明如下： 1.進行拼寫檢查的文件以文本文件形式存儲于外存上；2．只檢查文件中英文單詞的拼寫錯誤；3．單詞是用字母（a…z或A…Z）定義，任一非字母字符作為分...
上傳時間： 2014-01-23
上傳用戶：阿四AIR
資源簡介：用VHDL設計一個4位二進制并行半加器，要求將被加數、加數和加法運算和用動態掃描的方式共陰數碼管一同時顯示出
上傳時間： 2014-11-24
上傳用戶：haohaoxuexi
資源簡介：主要功能與特點： 1、本站個人主頁是一個多功能的主頁系統； 2、它有添加、修改、刪除作品、相片、歌曲、日記等功能； 3、還可以添加flash、電影等，實現在線播放； 4、基本信息設置功能； 5、圖片、flash上傳功能（支持jpg、gif、swf）； 6、顯示、隱藏功能...
上傳時間： 2013-12-23
上傳用戶：ANRAN
資源簡介：偽隨機序列發生器的VHDL算法 設計一個偽隨機序列發生器，采用的生成多項式為1+X^3+X^7。要求具有一個RESET端和兩個控制端來調整寄存器初值（程序中設定好四種非零初值可選）。
上傳時間： 2016-05-09
上傳用戶：wxhwjf
資源簡介：偽隨機序列發生器的VHDL算法 設計一個偽隨機序列發生器，采用的生成多項式為1+X^3+X^7。要求具有一個RESET端和兩個控制端來調整寄存器初值（程序中設定好四種非零初值可選）
上傳時間： 2014-12-03
上傳用戶：小寶愛考拉
資源簡介：FPGA驅動LED顯示:運用硬件描述語言（如VHDL）設計一個顯示譯碼驅動器，即將要顯示的字符譯成8段碼。由于FPGA有相當多的引腳端資源，如果顯示的位數N較少，可以直接使用靜態顯示方式，即將每一個數碼管都分別連接到不同的8個引腳線上，共需要8×N條引腳線控制.
上傳時間： 2013-12-08
上傳用戶：bibirnovis
