cpld的VerilogHDL總線代碼,在EPM7128SLC84-10+Quartus4平臺(tái)上運(yùn)行通過(guò).
標(biāo)簽： VerilogHDL Quartus cpld 7128
上傳時(shí)間： 2013-09-03
上傳用戶：gaojiao1999
基于cpld-FPGA的半整數(shù)分頻器的設(shè)計(jì)，用于設(shè)計(jì)EDA
標(biāo)簽： cpld-FPGA 整數(shù) 分頻器
上傳用戶：pioneer_lvbo
JTAG cpld實(shí)現(xiàn)源代碼，比用簡(jiǎn)單并口調(diào)試器快5倍以上。\r\n以前總覺(jué)得簡(jiǎn)單的并口jtag板速度太慢，特別是調(diào)試bootloader的時(shí)候，簡(jiǎn)直難以忍受。最近沒(méi)什么事情，于是補(bǔ)習(xí)了幾天vhdl，用cpld實(shí)現(xiàn)了一個(gè)快速的jtag轉(zhuǎn)換板。cpld用epm7128stc100-15，晶振20兆，tck頻率5兆。用sjf2410作測(cè)試，以前寫50k的文件用時(shí)5分鐘，現(xiàn)在則是50秒左右。tck的頻率還可以加倍，但是不太穩(wěn)定，而且速度的瓶頸已經(jīng)不在tck這里，而在通訊上面了。\r\n
標(biāo)簽： JTAG cpld 源代碼
上傳時(shí)間： 2013-09-04
上傳用戶：LANCE
cpld與單片機(jī)接口設(shè)計(jì),利于電子設(shè)計(jì)及應(yīng)用
標(biāo)簽： cpld 單片機(jī) 接口設(shè)計(jì)
上傳用戶：回電話#
cpld數(shù)字電路設(shè)計(jì)硬件描述語(yǔ)言一例+一本經(jīng)典教材，入門專用
標(biāo)簽： cpld 數(shù)字 電路設(shè)計(jì) 硬件描述語(yǔ)言
上傳用戶：as275944189
這是一段控制1394芯片的cpld的verilog程序,可以參考,在實(shí)際項(xiàng)目中已經(jīng)采用.
標(biāo)簽： verilog 1394 cpld 控制
上傳用戶：pkkkkp
詳細(xì)介紹了cpld技術(shù)的基礎(chǔ)知識(shí)及其應(yīng)用開(kāi)發(fā)原理。
標(biāo)簽： cpld 詳細(xì)介紹 基礎(chǔ)知識(shí) 應(yīng)用開(kāi)發(fā)
上傳用戶：墻角有棵樹(shù)
cpld programming guide
標(biāo)簽： programming guide cpld
上傳用戶：daoxiang126
實(shí)現(xiàn)基于cpld的CCD采集系統(tǒng)設(shè)計(jì)源碼
標(biāo)簽： cpld CCD 采集 系統(tǒng)設(shè)計(jì)
上傳用戶：zhuyibin
51單片機(jī)系統(tǒng)擴(kuò)展超大容量存儲(chǔ)器接口設(shè)計(jì)的cpld源碼。
標(biāo)簽： cpld 51單片機(jī) 系統(tǒng)擴(kuò)展 大容量存儲(chǔ)器
上傳用戶：neu_liyan
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<pre id="iqw8a"></pre>
