隨著以太網技術的不斷發展,網絡的傳輸速度已經由最初的10M發展到現在的10,000M。用可編程邏輯器件(FPGA)實現以太網控制器與其它SOC系統的互連成為當前的研究熱點。本文闡述了MAC層的FPGA設計、仿真及測試;介紹了整個系統的內部結構、模塊劃分,并對各個模塊的設計過程進行了詳細闡述,接著介紹了開發環境和驗證工具,同時給出測試方案、驗證數據、實現結果及時序仿真波形圖。 對MAC層的主要功能模塊如:發送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機接口模塊以及CRC,CSMA/CD,HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對以下三個方面進行了研究并取得一定的成果: 1)FPGA開發平臺的硬件實現。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測試的核心器件,采用LXT971芯片作為物理層芯片,AT91RM9200作為數據輸入源和雙blockram作為幀緩存搭建FPGA硬件驗證開發平臺。 2)基于FPGA實現以太網控制器。用VerilogHDL語言構建以太網控制器,實現CSMA/CD協議、10M/100M自適應以及與物理層MⅡ接口等。 3)采用片上系統通用的WS接口。目的是便于與具有通用接口的片上系統互連,也為構建SOC上處理器提供條件。 本論文實現了一個基于WS總線接口可裁減的以太網MAC控制器IP軟核,為設計具有自主知識產權的以太網MAC控制器積累了經驗。同時,為與其它WS接口的控制器實現直接互連創造了條件,對高層次設計這一先進ASIC設計方法也有了較為深入的認識。
標簽:
10M100M
FPGA
以太網控制器
上傳時間:
2013-07-17
上傳用戶:bruce