對(duì)弓網(wǎng)故障的檢測(cè)是當(dāng)今列車檢測(cè)的一項(xiàng)重要任務(wù)。原始故障視頻圖像具有極大的數(shù)據(jù)量，使實(shí)時(shí)存儲(chǔ)和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當(dāng)大，需要采用先進(jìn)的視頻編解碼協(xié)議進(jìn)行處理，進(jìn)而實(shí)現(xiàn)檢測(cè)現(xiàn)場(chǎng)的實(shí)時(shí)監(jiān)控。 @@ H．264/AVC(Advanced Video Coding)作為MPEG-4的第10部分，因其具有超高的壓縮效率、極好的網(wǎng)絡(luò)親和性，而被廣泛研究與應(yīng)用。H．264/AVC采用了先進(jìn)的算法，主要有整數(shù)變換、1/4像素精度插值、多模式幀間預(yù)測(cè)、抗塊效應(yīng)濾波器和熵編碼等。 @@ 本文使用硬件描述語(yǔ)言Verilog，以紅色颶風(fēng) II開發(fā)板作為硬件平臺(tái)，在開發(fā)工具QUARTUSII 6．0和MODELSIM_SE 6．1B環(huán)境中完成軟核的設(shè)計(jì)與仿真驗(yàn)證。以Altera公司的cycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片，實(shí)現(xiàn)視頻圖像采集、存儲(chǔ)、顯示以及實(shí)現(xiàn)H．264/AVC部分算法的基本系統(tǒng)。 @@ FPGA以其設(shè)計(jì)靈活、高速、具有豐富的布線資源等特性，逐漸成為許多系統(tǒng)設(shè)計(jì)的首選，尤其是與Verilog和VHDL等語(yǔ)言的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計(jì)方法，加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 @@ 本文首先分析了FPGA的特點(diǎn)、設(shè)計(jì)流程、verilog語(yǔ)言等，然后對(duì)靜態(tài)圖像及視頻圖像的編解碼進(jìn)行詳細(xì)的分析，比如H．264/AVC中的變換、量化、熵編碼等：并以JM10．2為平臺(tái)，運(yùn)用H．264/AVC算法對(duì)視頻序列進(jìn)行大量的實(shí)驗(yàn)，對(duì)不同分辨率、量化步長(zhǎng)、視頻序列進(jìn)行編解碼以及對(duì)結(jié)果進(jìn)行分析。接著以紅色颶風(fēng)II開發(fā)板為平臺(tái)，進(jìn)行視頻圖像的采集存儲(chǔ)、顯示分析，其中詳細(xì)分析了SAA7113的配置、CCD信號(hào)的A/D轉(zhuǎn)換、I2C總線、視頻的數(shù)字化ITU-R BT．601標(biāo)準(zhǔn)介紹及視頻同步信號(hào)的獲取、基于SDRAM的視頻幀存儲(chǔ)、VGA顯示控制設(shè)計(jì)；最后運(yùn)用verilog語(yǔ)言實(shí)現(xiàn)H．264/AVC部分算法，并進(jìn)行功能仿真，得到預(yù)計(jì)的效果。 @@ 本文實(shí)現(xiàn)了整個(gè)視頻信號(hào)的采集存儲(chǔ)、顯示流程，詳細(xì)研究了H．264/AVC算法，并運(yùn)用硬件語(yǔ)言實(shí)現(xiàn)了部分算法，對(duì)視頻編解碼芯片的設(shè)計(jì)具有一定的參考價(jià)值。 @@關(guān)鍵詞：FPGA；H．264/AVC；視頻；verilog；編解碼
上傳時(shí)間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
設(shè)計(jì)采用Altera公司cycloneII系列EP2C5Q208作為核心器件，采用直接數(shù)字頻率合成技術(shù)實(shí)現(xiàn)了一個(gè)頻率、相位可控的基本信號(hào)發(fā)生器。該信號(hào)發(fā)生器可以產(chǎn)生正弦波、方波、三角波和鋸齒波四種波形。仿真及硬件驗(yàn)證的結(jié)果表明，該信號(hào)發(fā)生器精度高，抗干擾性好，此設(shè)計(jì)方案具有一定的實(shí)用性。
標(biāo)簽： FPGA DDS 波形 信號(hào)發(fā)生器
上傳時(shí)間： 2013-11-10
上傳用戶：農(nóng)藥鋒6
設(shè)計(jì)采用Altera公司cycloneII系列EP2C5Q208作為核心器件，采用直接數(shù)字頻率合成技術(shù)實(shí)現(xiàn)了一個(gè)頻率、相位可控的基本信號(hào)發(fā)生器。該信號(hào)發(fā)生器可以產(chǎn)生正弦波、方波、三角波和鋸齒波四種波形。仿真及硬件驗(yàn)證的結(jié)果表明，該信號(hào)發(fā)生器精度高，抗干擾性好，此設(shè)計(jì)方案具有一定的實(shí)用性。
標(biāo)簽： FPGA DDS 波形 信號(hào)發(fā)生器
上傳時(shí)間： 2013-12-18
上傳用戶：kz_zank
SOPC實(shí)驗(yàn)--Hello World實(shí)驗(yàn):啟動(dòng)Quartus II軟件，選擇File→New Project Wizard，在出現(xiàn)的對(duì)話框中填寫項(xiàng)目名稱 2、 點(diǎn)擊Finish，然后選擇“是”。選擇Assignments→Device，改寫各項(xiàng)內(nèi)容。Family改為cycloneII，根據(jù)實(shí)驗(yàn)板上的器件選擇相應(yīng)的器件，本實(shí)驗(yàn)選擇EP2C5T144C8,點(diǎn)擊對(duì)話框中的Device & Pin Options，在Configuration中，選項(xiàng)Use Configuration Device為EPCS1，選項(xiàng)Unused Pins為As inputs,tri-stated.
標(biāo)簽： Quartus Hello World SOPC
上傳時(shí)間： 2014-01-13
上傳用戶：梧桐
通過(guò)IIC總線讀寫實(shí)時(shí)時(shí)鐘DS1307，并把時(shí)、分、秒顯示在12864液晶屏上，用的cycloneII EP2C8，Quartus環(huán)境
上傳時(shí)間： 2016-11-19
上傳用戶：亞亞娟娟123
這是我用Verilog寫的DES加解密程序,準(zhǔn)確的說(shuō)這是一份實(shí)驗(yàn)報(bào)告,里面不但有程序還有簡(jiǎn)單的注釋[主要是針對(duì)仿真的波形的],我主要寫的是主控部分,密鑰生成部分參考了下版原康宏的程序.該程序即可加密也可解密,選用cycloneII器件即能跑到100Mhz以上.
上傳時(shí)間： 2013-12-16
上傳用戶：refent
這個(gè)文件包含了我前一段寫的關(guān)于3~8電梯控制的4-5個(gè)程序!并且附有比較詳細(xì)的注釋.準(zhǔn)確說(shuō)這是一份課程設(shè)計(jì)報(bào)告.在最終版本的程序中對(duì)于FLEX10K系列器件只占用141個(gè)邏輯單元,頻率可達(dá)60多Mhz,選擇cycloneII器件可達(dá)260多Mhz.因?yàn)榘撕脦讉€(gè)程序,希望站長(zhǎng)不要只安一個(gè)程序處理,能及時(shí)開通!
上傳時(shí)間： 2016-12-03
上傳用戶：yzhl1988
使用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)了直接頻率合成器的制作，并在Altera公司的cycloneII上得到實(shí)現(xiàn)，驗(yàn)證了代碼的正確性。用戶操作可以參照程序中的說(shuō)明，請(qǐng)使用QuartusII6.0以上版本打開，低版本打開時(shí)會(huì)有錯(cuò)誤提示
標(biāo)簽： VHDL 硬件描述語(yǔ)言 頻率合成器
上傳時(shí)間： 2017-01-10
上傳用戶：清風(fēng)冷雨
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
