直接數(shù)字頻率合成（Direct Digital Fraquency Synthesis,即DDFS，一般簡稱DDS）是從相位概念出發(fā)直接合成所需要波形的一種新的頻率合成技術(shù)。
標簽： Fraquency Synthesis Digital Direct
上傳時間： 2013-08-27
上傳用戶：wpt
串口通訊接口程序，有對話的控件。數(shù)據(jù)接收和發(fā)送
標簽： DDS-FPGA 串口通訊 接口程序
上傳時間： 2013-09-04
上傳用戶：kiklkook
1、 利用FLEX10的片內(nèi)RAM資源，根據(jù)DDS原理，設(shè)計產(chǎn)生正弦信號的各功能模塊和頂層原理圖； 2、 利用實驗板上的TLC7259轉(zhuǎn)換器，將1中得到的正弦信號，通過D/A轉(zhuǎn)換，通過ME5534濾波后在示波器上觀察； 3、 輸出波形要求： 在輸入時鐘頻率為16KHz時，輸出正弦波分辨率達到1Hz； 在輸入時鐘頻率為4MHz時，輸出正弦波分辨率達到256Hz； 4、 通過RS232C通信，實現(xiàn)FPGA和PC機之間串行通信，從而實現(xiàn)用PC機改變頻率控制字，實現(xiàn)對輸出正弦波頻率的控制。
標簽： FPGA PC機 串行通信 輸出
上傳時間： 2013-09-06
上傳用戶：zhuimenghuadie
為了滿足寬頻段、細步進頻率綜合器的工程需求，對基于多環(huán)鎖相的頻率合成器進行了分析和研究。在對比傳統(tǒng)單環(huán)鎖相技術(shù)基礎(chǔ)上，介紹了采用DDS+PLL多環(huán)技術(shù)實現(xiàn)寬帶細步進頻綜，輸出頻段10~13 GHz，頻率步進10 kHz，相位噪聲達到-92 dBc/Hz@1 kHz，雜散抑制達到-68 dBc，滿足實際工程應(yīng)用需求。
標簽： 鎖相 寬帶 合成器 步進頻率
上傳時間： 2013-10-12
上傳用戶：Late_Li
DDS波形發(fā)生器
標簽： 9834 AD 波形發(fā)生器
上傳時間： 2014-12-23
上傳用戶：wsf950131
針對應(yīng)用于信息戰(zhàn)的數(shù)據(jù)鏈而言，L波段收發(fā)前端是其關(guān)鍵部件之一。本文介紹了一種基于DDS的捷變頻收發(fā)前端的理論分析、設(shè)計思路和基本構(gòu)成。從接收鏈路、發(fā)射鏈路以及捷變頻本振等方面進行分析，并給出仿真結(jié)果。該組件具有低噪聲、高密度、捷變頻等特點。
標簽： L波段 捷變 前端設(shè)計 仿真
上傳時間： 2013-10-31
上傳用戶：dgann
多個DDS器件同步后，就可以在多個頻率載波實現(xiàn)相位和幅度的精確數(shù)字調(diào)諧控制。這種控制在雷達應(yīng)用和用于邊帶抑制的正交(I/Q)上變頻中很有用。
標簽： GSPS 9910 AD 數(shù)字頻率合成器
上傳時間： 2013-11-13
上傳用戶：lingzhichao
在任意波形發(fā)生器設(shè)計中，DDS技術(shù)具有成本低、功耗小、分辨率高和切換時間快等優(yōu)點，但波形形狀任意可編輯性較差；軟件無線電技術(shù)可產(chǎn)生任意復雜波形，但切換時間慢。采用DDS和軟件無線電相結(jié)合的技術(shù)，正弦波、三角波、方波等普通信號的產(chǎn)生用DDS實現(xiàn)；復雜無規(guī)則波形信號的產(chǎn)生用軟件無線電實現(xiàn)；最后任意波形發(fā)生器通過波形存儲器、相位累加器、取樣時鐘發(fā)生器、地址發(fā)生器等硬件平臺設(shè)計和軟件波形算法設(shè)計來共同完成。
標簽： 任意波發(fā)生器
上傳時間： 2013-11-12
上傳用戶：xinshou123456
在非相參雷達測試系統(tǒng)中，頻率合成技術(shù)是其中的關(guān)鍵技術(shù).針對雷達測試系統(tǒng)的要求，介紹了一種用DDS激勵PLL的X波段頻率合成器的設(shè)計方案。文中給出了主要的硬件選擇及具體電路設(shè)計，通過對該頻率合成器的相位噪聲和捕獲時間的分析，及對樣機性能的測試，結(jié)果表明該X波段頻率合成器帶寬為800 MHz、輸出相位噪聲優(yōu)于-80 dBc/Hz@10 kHz、頻率分辨率達0.1 MHz， 可滿足雷達測試系統(tǒng)系統(tǒng)的要求。測試表明，該頻率合成器能產(chǎn)生低相噪、高分辨率、高穩(wěn)定度的X波段信號，具有較好的工程應(yīng)用價值。
標簽： X波段 頻率合成器 設(shè)計方案
上傳時間： 2013-10-21
上傳用戶：pkkkkp
本書內(nèi)容包括三大部分：第1 部分從運算放大器的基本概念和理論出發(fā)，重點介紹了運算放大器的原理與設(shè)計，以及在各種電子系統(tǒng)中的應(yīng)用，包括視頻應(yīng)用、RF/IF 子系統(tǒng)(乘法器、調(diào)制器和混頻器)等;第2 部分主要介紹了高速采樣和高速ADC 及其應(yīng)用、高速DAC 及其應(yīng)用、以及DDS 系統(tǒng)與接收機子系統(tǒng)等;第3 部分介紹了有關(guān)高速硬件設(shè)計技術(shù)，如仿真、建模、原型、布局、去藕與接地，以及EMI 與RFI設(shè)計考慮等。 書中內(nèi)容既有完整的理論分析，又有具體的實際應(yīng)用電路，還包括許多應(yīng)用技巧。特別適合電子電路與系統(tǒng)設(shè)計工程師、高等院校相關(guān)專業(yè)師生閱讀。
標簽： ADI 處理器 高速設(shè)計
上傳時間： 2013-11-16
上傳用戶：qitiand
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
