?? downloading技術(shù)資料

?? 資源總數(shù):25
?? 源代碼:1879
?? 電路圖:5

?? downloading全部資料 (25個(gè))

本文利用Verilog HDL 語(yǔ)言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘,突出了其作為硬件描述語(yǔ)言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn),并通過(guò)Altera QuartusⅡ 4.1 和ModelSim...

??