psk to dpsk conversion (absolute phase shift keying to the relative phase shift keying conversion)
標(biāo)簽： conversion keying phase shift
上傳時(shí)間： 2017-01-28
上傳用戶：kbnswdifs
用于通信原理dpsk信號(hào)的仿真實(shí)現(xiàn)，輸出仿真波形及進(jìn)行比較。
標(biāo)簽： dpsk 用于通信 信號(hào) 仿真實(shí)現(xiàn)
上傳時(shí)間： 2017-03-21
上傳用戶：zhaiye
通過(guò)正弦函數(shù)實(shí)現(xiàn)的光通信應(yīng)用的占空比為50％或33％的RZ－dpsk信號(hào)
標(biāo)簽： dpsk 正弦函數(shù) 信號(hào) 通信應(yīng)用
上傳時(shí)間： 2017-05-05
上傳用戶：miaochun888
dpsk demodulation and implementation
標(biāo)簽： implementation demodulation dpsk and
上傳時(shí)間： 2017-06-28
上傳用戶：czl10052678
Bit Erroe Rate for dpsk in MatLab
標(biāo)簽： MatLab Erroe dpsk Rate
上傳時(shí)間： 2014-01-23
上傳用戶：wyc199288
描述了dpsk的整個(gè)程序，包括編碼和解碼的過(guò)程，以及相絕和絕相變換等
上傳時(shí)間： 2014-01-25
上傳用戶：ruixue198909
一個(gè)基于matlab的dpsk仿真，加入了高斯白噪聲
上傳時(shí)間： 2017-08-24
上傳用戶：TRIFCT
實(shí)現(xiàn)基于matlab的數(shù)字通信系統(tǒng)仿真dpsk數(shù)字調(diào)制解調(diào)
標(biāo)簽： matlab dpsk 數(shù)字通信 數(shù)字調(diào)制
上傳時(shí)間： 2013-12-10
上傳用戶：songyue1991
仿真實(shí)現(xiàn)ASK、PSK、FSK、dpsk、QAM技術(shù)
標(biāo)簽： 仿真 ask psk fsk dpsk qam
上傳時(shí)間： 2022-07-11
上傳用戶：
在數(shù)字化、信息化的時(shí)代，數(shù)字集成電路應(yīng)用得非常廣泛。隨著微電子技術(shù)和工藝的發(fā)展，數(shù)字集成電路從電子管、晶體管、中小規(guī)模集成電路、超大規(guī)模集成電路(VLSIC)逐步發(fā)展到今天的專用集成電路(ASIC)。但是ASIC因其設(shè)計(jì)周期長(zhǎng)，改版投資大，靈活性差等缺陷制約著它的應(yīng)用范圍。可編程邏輯器件的出現(xiàn)彌補(bǔ)了ASIC的缺陷，使得設(shè)計(jì)的系統(tǒng)變得更加靈活，設(shè)計(jì)的電路體積更加小型化，重量更加輕型化，設(shè)計(jì)的成本更低，系統(tǒng)的功耗也更小了。FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、EPID等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 本論文撰寫的是用FPGA來(lái)實(shí)現(xiàn)無(wú)人小飛機(jī)系統(tǒng)中基帶信號(hào)的處理過(guò)程。整個(gè)信號(hào)處理過(guò)程全部采用VHDL硬件描述語(yǔ)言來(lái)設(shè)計(jì)，并用Modelsim仿真系統(tǒng)功能進(jìn)行調(diào)試，最后使用了Xilinx 公司可編程的FPGA芯片XC2S100完成，滿足系統(tǒng)設(shè)計(jì)的要求。 本文首先研究和討論了無(wú)線通信系統(tǒng)中基帶信號(hào)處理的總體結(jié)構(gòu)，接著詳細(xì)闡述了各個(gè)模塊的設(shè)計(jì)原理和方法，以及FPGA結(jié)果分析，最后就關(guān)鍵技術(shù)和難點(diǎn)作了詳細(xì)的分析和研究。本文的最大特色是整個(gè)系統(tǒng)全部采用FPGA的方法來(lái)設(shè)計(jì)實(shí)現(xiàn)，修改靈活，體積小，功耗小。本系統(tǒng)的設(shè)計(jì)包括了數(shù)字鎖相環(huán)、糾錯(cuò)編解碼、碼組交織、擾碼加入、巴克碼插入、幀同步識(shí)別、dpsk調(diào)制解調(diào)及選擇了整體的時(shí)序，所有的組成部分都經(jīng)過(guò)了反復(fù)地修改和調(diào)試，取得了良好的數(shù)據(jù)處理效果，其關(guān)鍵之處與難點(diǎn)都得到了妥善地解決。本文分別在發(fā)射部分(編碼加調(diào)制)和接收部分(解調(diào)加解碼)相獨(dú)立和相聯(lián)系的情況下，獲得了仿真與實(shí)測(cè)結(jié)果。
標(biāo)簽： FPGA 無(wú)線通信系統(tǒng)
上傳時(shí)間： 2013-07-05
上傳用戶：acon
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
