在圖像的實時處理中，消除圖像旋轉(zhuǎn)是一項實用的圖像處理技術(shù)，無論在軍事還是民用設(shè)施中都得以廣泛的應(yīng)用。目前，消除圖像旋轉(zhuǎn)的技術(shù)有機械式、光學(xué)式、電子式。其中電子消旋發(fā)展最快，也是圖像消旋技術(shù)未來發(fā)展的趨勢。 本次課題是應(yīng)海軍某部的要求，為海軍測量船的圖像觀測系統(tǒng)消除圖像旋轉(zhuǎn)。本文詳細研究了視頻信號的特點，提出了利用FPGA和DSPs為主架構(gòu)的視頻圖像處理平臺，以EP20K600EBC652—2X為核心處理器的實時圖像消旋系統(tǒng)。該平臺利用旋轉(zhuǎn)算法將原圖像反向旋轉(zhuǎn)相應(yīng)的角度，再用雙線性插值方法進行重采樣，從而得到消旋后的圖像。因為這次圖像旋轉(zhuǎn)角度是通過機械設(shè)備測得的，所以是一種機械加電子的圖像消旋系統(tǒng)。 本文論述了圖像消旋算法及其優(yōu)化，詳細說明整個系統(tǒng)的設(shè)計思路，及其軟硬件實現(xiàn)，包括PCB設(shè)計，DSPs的軟硬件開發(fā)以及FPGA的相關(guān)設(shè)計。目前，系統(tǒng)已正常工作，實現(xiàn)了圖像的實時消旋的目標。
上傳時間： 2013-08-05
上傳用戶：DanXu
軟件無線電已成為無線通信非常關(guān)鍵的技術(shù)之一。其基本思想是將寬帶A/D、D/A盡可能靠近天線，在一個開放式、模塊化的通用硬件平臺上用盡可能多的軟件來實現(xiàn)無線電臺的各種功能。 本文所討論的多相濾波器組信道化接收機(PPCR)及信道非均勻劃分，即是應(yīng)用了軟件無線電理念的一種新技術(shù)。該技術(shù)針對傳統(tǒng)無線電接收機存在的結(jié)構(gòu)不靈活、系統(tǒng)升級困難、同時處理多信號能力弱及系統(tǒng)規(guī)模過大等問題，應(yīng)用現(xiàn)代多速率信號處理理論對之進行了改進。改進后的軟件無線電PPCR．具有全概率接收能力，能對信號進行下變頻并降低其采樣率處理，實現(xiàn)后資源耗費較低，而且依托現(xiàn)場可編程門陣列(FPGA)建立的平臺是開放式的，在需要時可在不改變硬件系統(tǒng)的情況下通過軟件更改系統(tǒng)的功能，極大地提高了系統(tǒng)的靈活性。諸多的優(yōu)點使其具有十分廣泛的應(yīng)用前景，也成為當前研究熱點之一。 本文首先介紹了課題的應(yīng)用背景，并深入討論了軟件無線電的基本理論：信號采樣理論及多速率信號處理理論，介紹了應(yīng)用PPCR的采樣處理過程，給出了推導(dǎo)PPCR的數(shù)學(xué)模型，并在此基礎(chǔ)上分析闡述了信道非均勻劃分的原理。 在本文的系統(tǒng)仿真及實現(xiàn)部分，首先介紹了應(yīng)用現(xiàn)代DSP開發(fā)工具DSPBuilder進行開發(fā)的設(shè)計流程，然后對應(yīng)用DSP Builder來設(shè)計PPCR中的主要模塊一多相濾波器組及快速傅立葉變換模塊做了詳細闡述，最后對系統(tǒng)仿真及實現(xiàn)過程的實驗結(jié)果圖進行了分析。 本文主要是在實驗室階段對算法在硬件實現(xiàn)上進行研究。成果可以作為后續(xù)應(yīng)用研究的基礎(chǔ)，對各種應(yīng)用軟件無線電理念的通信系統(tǒng)都具有一定的參考價值。
上傳時間： 2013-06-17
上傳用戶：xfbs821
該論文基于NIOS Ⅱ軟核處理器和Altera的FPGA技術(shù)，設(shè)計了一種便攜式的振動頻譜分析儀，用于旋轉(zhuǎn)機械的故障監(jiān)測和診斷。以SOPC技術(shù)為手段，將信號采集和信號處理電路通過可編程片上系統(tǒng)來實現(xiàn)，其特點是將對ADC的控制、數(shù)字信號的濾波、快速傅立葉變換的設(shè)計，通過FPGA芯片集成在一起，以NIOS Ⅱ來完成32位CPU的狀態(tài)控制功能。工程機械、汽車車輛中都存在諸如發(fā)動機類的旋轉(zhuǎn)機械，這類設(shè)備的異常振動往往會影響正常工作，嚴重時還會出現(xiàn)各種重大事故，該分析儀可以實時地或定期地對發(fā)動機、齒輪箱等旋轉(zhuǎn)機械進行振動頻譜分析和監(jiān)測，運用于民用機械能產(chǎn)生非常好的經(jīng)濟效益。 該論文從四個方面進行了研究工作。其一，利用FPGA對ADC芯片的工作進行控制，使其在規(guī)定的時間內(nèi)與DSP模塊進行數(shù)據(jù)交換，并對ADC各引腳時序進行控制，使兩者協(xié)調(diào)同步工作，編制了相應(yīng)的VHDL語言程序。其二，采用SOPC Builder設(shè)計開發(fā)，實現(xiàn)了基于NIOS Ⅱ的32位CPU軟核，創(chuàng)建了相應(yīng)的C/C++和匯編的宏代碼，使得軟件可以訪問用戶自定義邏輯。對頂層設(shè)計產(chǎn)生的VHDL的RTL代碼和仿真文件進行了綜合、編譯適配以及仿真。其三，配合Matlab和DSP Builder的強大功能進行DSP模塊設(shè)計，開發(fā)出了FIR和FFT等功能模塊，并且添加到SOPC系統(tǒng)中，使其可以由NIOS Ⅱ很容易的調(diào)用。其四，在NIOS Ⅱ系統(tǒng)中添加了uC/OS Ⅱ操作系統(tǒng)，提高了整個系統(tǒng)的穩(wěn)定性，并且降低了開發(fā)難度，提高了系統(tǒng)升級的能力。由于整個設(shè)計是基于FPGA開發(fā)的，所以該系統(tǒng)包括了所有FPGA系統(tǒng)的特點，包括并行的DSP處理、在系統(tǒng)可編程、升級簡單等特點，極易使設(shè)計產(chǎn)品化。
上傳時間： 2013-04-24
上傳用戶：amandacool
當今電子系統(tǒng)的設(shè)計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計是以知識產(chǎn)權(quán)核(IPCore)為基礎(chǔ)，以硬件描述語言為主要設(shè)計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上，給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進行SOPC(System On a Programmable Chip)設(shè)計流程后，依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實現(xiàn)方案，模塊化的設(shè)計方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過程中，用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能，調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core，進一步提高了開發(fā)效率。 在進行編譯、仿真調(diào)試成功后，經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實現(xiàn)方案。
上傳時間： 2013-05-28
上傳用戶：koulian
測試儀廣泛應(yīng)用于國民經(jīng)濟和國防建設(shè)的各個領(lǐng)域，是科研和生產(chǎn)不可或缺的重要裝備之一。其工作原理是由信號發(fā)生裝置向被測對象發(fā)送激勵信號，同時由信號采集與處理裝置通過傳感器采集被測對象的響應(yīng)信號，并送到上位機進行數(shù)據(jù)分析和處理。本文研究采用靈活的現(xiàn)場可編程邏輯陣列FPGA為核心，協(xié)調(diào)整個儀器的運轉(zhuǎn)，并采用先進的USB總線技術(shù)，將信號發(fā)生、信號采集與處理有機地集成為一體的多功能測試儀。 本文的第一章介紹了測試儀及其研究應(yīng)用現(xiàn)狀，根據(jù)儀器的成本、便攜性和通用性要求不斷提高的發(fā)展趨勢，提出了本課題的研究任務(wù)和關(guān)鍵技術(shù)； 第二章從硬件和軟件兩個方面討論了測試儀的總體設(shè)計方案，并且分別詳述了電源模塊、USB模塊、FPGA模塊、DSP模塊、A/D模塊、D/A模塊這六個功能模塊的硬件設(shè)計； 第三章討論了USB模塊相關(guān)的軟件設(shè)計，其中包含USB固件設(shè)計、驅(qū)動程序設(shè)計和客戶應(yīng)用程序設(shè)計三個方面的內(nèi)容，詳細論述了各部分軟件的架構(gòu)和主要功能模塊的實現(xiàn)。 第四章討論了主控器FPGA的設(shè)計，是本文的核心部分。先從總體上介紹了FPGA的設(shè)計方案，然后從MCU模塊、信號采集模塊、信號發(fā)生模塊三部分具體描述了其實現(xiàn)方式。軟件設(shè)計上采用了模塊化的設(shè)計思想，使得結(jié)構(gòu)清晰，可讀性強，易于進一步開發(fā)；并且靈活的使用了有限狀態(tài)機，大大提高了程序的穩(wěn)定性和運行效率。 第五章介紹了DSP模塊的設(shè)計，討論了波形生成的原理及實現(xiàn)，并提出了與FPGA接口的方式。 第六章詳細描述了實驗的步驟和結(jié)果，分別從單通道采樣和多通道采樣兩方面實驗，驗證了儀器的性能和設(shè)計的可行性。
上傳時間： 2013-06-25
上傳用戶：moqi
回波抵消器在免提電話、無線產(chǎn)品、IP電話、ATM語音服務(wù)和電話會議等系統(tǒng)中，都有著重要的應(yīng)用。在不同應(yīng)用場合對回波抵消器的要求并不完全相同，本文主要研究應(yīng)用于電話系統(tǒng)中的電回波抵消器。電回波是由于語音信號在電話網(wǎng)中傳輸時由于阻抗不匹配而產(chǎn)生的。 傳統(tǒng)回波抵消器主要是基于通用DSP處理器實現(xiàn)的，這種回波抵消器在系統(tǒng)實時性要求不高的場合能很好的滿足回波抵消的性能要求，但是在實時性要求較高的場合，其處理速度等性能方面已經(jīng)不能滿足系統(tǒng)高速、實時的需要。現(xiàn)代大容量、高速度的FPGA的出現(xiàn)，克服了上訴方案的諸多不足。用FPGA來實現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，且其靈活的可配置特性使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試和硬件升級。 本文研究目標是如何在FPGA芯片上實現(xiàn)回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應(yīng)濾波算法、遠端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產(chǎn)生算法，并實現(xiàn)了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設(shè)計流程與實現(xiàn)方法，并利用硬件描述語言Verilog HDL實現(xiàn)了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環(huán)境下對該系統(tǒng)進行模塊級和系統(tǒng)級的功能仿真、時序仿真和驗證。并在FPGA硬件平臺上實現(xiàn)了該系統(tǒng)。 (4)根據(jù)ITU-T G．168的標準和建議，對設(shè)計進行了大量的主、客測試，各項測試結(jié)果均達到或優(yōu)于G．168的要求。
上傳時間： 2013-06-23
上傳用戶：123啊
基于FPGA的靜止圖像壓縮系統(tǒng)的研究-JPEG編碼器的設(shè)計電力電子與電力傳動數(shù)字圖像在人們生活中的應(yīng)用越來越廣泛，由于原始圖像數(shù)據(jù)量比較大，因此數(shù)字圖像壓縮技術(shù)逐漸成為圖像應(yīng)用的一個核心環(huán)節(jié)。在數(shù)字圖像壓縮領(lǐng)域，國際標準化組織于1992年推出的JPEG標準應(yīng)用最為廣泛。 本文基于FPGA設(shè)計了JPEG圖像壓縮系統(tǒng)，通過改進算法，優(yōu)化結(jié)構(gòu)，在合理的利用硬件資源的條件下，有效的挖掘出算法內(nèi)部的并行性。改進了DCT變換算法，設(shè)計了并行查找表結(jié)構(gòu)的乘法器，采用了流水線優(yōu)化算法來解決時間并行性問題，提高了DCT模塊的運算速度。依據(jù)Huffman編碼表的規(guī)律性，采用并行查找表結(jié)構(gòu)，用較少的存儲單元完成了Huffman編碼運算，同時提高了編碼速度。整個設(shè)計通過EDA軟件進行了邏輯綜合及功能與時序仿真。綜合和仿真結(jié)果表明，本文提出的算法在速度和資源利用方面均達到了較好的狀態(tài)，可滿足實時JPEG圖像壓縮的要求。 設(shè)計了一個硬件開發(fā)平臺，對JPEG圖像壓縮系統(tǒng)進行了驗證。硬件平臺上使用ADV7181B來實現(xiàn)AD轉(zhuǎn)換；使用TI公司TMS320C6416型DSP芯片實現(xiàn)了系統(tǒng)配置以及通過PCI接口與上位機PC的實現(xiàn)數(shù)據(jù)交換；使用Microsoft VC++6．0開發(fā)平臺開發(fā)了系統(tǒng)控制軟件平臺，實現(xiàn)對整個壓縮系統(tǒng)的控制。
標簽： FPGA 圖像壓縮系統(tǒng)
上傳時間： 2013-05-24
上傳用戶：GHF
雷達即無線電探測和測距。雷達裝在船上用于航行避讓、船舶定位和引航的稱為船用導(dǎo)航雷達。船用導(dǎo)航雷達是測定本船位置和預(yù)防沖撞事故所不可缺少的系統(tǒng)。它能夠準確捕獲其它船只、陸地、航線標志等物標信息，并將其顯示在顯示屏上。 本文圍繞船用導(dǎo)航雷達展開了研究，研究內(nèi)容分為以下幾個部分： 首先介紹了雷達的概念、基本原理和主要應(yīng)用，而且詳細敘述了船用導(dǎo)航雷達的發(fā)展和工作原理及特性。 然后根據(jù)雷達的基本原理和船用導(dǎo)航雷達的特點，設(shè)計了基于FPGA、ARM、DSP的船用導(dǎo)航雷達系統(tǒng)，并采用了DDR SDRAM存儲器。ARM、DSP和FPGA是當今主流的高速數(shù)字信號處理芯片，滿足了船用導(dǎo)航雷達系統(tǒng)的要求。 最后根據(jù)VGA顯示器的原理和雷達圖像的疊加原理，實現(xiàn)了基于FPGA的VGA雷達圖像疊加顯示，并得到了所需的雷達圖像。從結(jié)果可以看出，本系統(tǒng)的設(shè)計是符合要求的。
標簽： FPGA 嵌入式 導(dǎo)航雷達 顯示系統(tǒng)
上傳時間： 2013-07-20
上傳用戶：dwzjt
軟件無線電(SDR)
上傳時間： 2013-06-13
上傳用戶：linlin
本文對基于FPGA的遠程視頻傳輸系統(tǒng)進行了研究。主要內(nèi)容如下： (1)在系統(tǒng)發(fā)送端將數(shù)據(jù)采集等邏輯控制和圖像壓縮集成在一片F(xiàn)PGA上，此方案減小了系統(tǒng)體積，提高了系統(tǒng)的集成度。 (2)系統(tǒng)圖像壓縮部分基于FPGA的二維小波變換的設(shè)計與實現(xiàn)，選用5/3整數(shù)提升小波，提升過程采用折疊結(jié)構(gòu)可以節(jié)省系統(tǒng)的資源。采用FPGA實現(xiàn)小波變換與使用DSP處理器的“DSP+ASIC”方案相比，具有速度快，數(shù)據(jù)寬度可任意設(shè)置的特點，并且VHDL語言具有可移植性的特點，具有更強的通用性。 (3)數(shù)據(jù)采集時采用乒乓操作存儲輪流向兩片外部存儲器存、取采集的圖像數(shù)據(jù)，能夠保證圖像整幀采集和穩(wěn)定連續(xù)的數(shù)據(jù)壓縮和數(shù)據(jù)傳輸，節(jié)約緩存空間，提高了速度，優(yōu)于單存儲器的方法。
標簽： FPGA 遠程視頻 傳輸系統(tǒng)
上傳時間： 2013-06-01
上傳用戶：superhand
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
