This a software runing on the matlab, it is used in the channel coding simulation.
It include dvb-s2 LDPC, Covolution turbo, and block turbo code, You can choose which channel coding to run.
it run the encoder and add white noise in the channel, then it run the decoder, and compute the error rate.
dvb-s(Digital Video Broadcasting bv Satellite)調(diào)制器是符合dvb-s協(xié)議的數(shù)字電視前端設(shè)備之一,也滿足我國(guó)數(shù)字電視衛(wèi)星廣播標(biāo)準(zhǔn),該設(shè)備可以廣泛應(yīng)用于數(shù)字電視衛(wèi)星業(yè)務(wù)和相關(guān)數(shù)字電視業(yè)務(wù)。本文主要闡述了基于FPGA實(shí)現(xiàn)dvb-s調(diào)制器的信道編碼和調(diào)制,按功能對(duì)dvb-s信道編碼過(guò)程進(jìn)行模塊分解、模塊接口定義,針對(duì)每個(gè)模塊進(jìn)行工作原理分析、算法分析、HDL描述、時(shí)序仿真及FPGA實(shí)現(xiàn);dvb-s調(diào)制器的核心是信道編碼和調(diào)制部分,利用FPGA在數(shù)字信號(hào)處理方面的優(yōu)勢(shì),本文重點(diǎn)對(duì)其中的幾個(gè)關(guān)鍵模塊,包括RS編碼、卷積交織器和卷積穿孔編碼等的實(shí)現(xiàn)算法進(jìn)行了比較詳細(xì)的分析,并通過(guò)HDL描述和時(shí)序仿真來(lái)驗(yàn)證算法正確性;對(duì)FPGA各模塊的資源進(jìn)行了估計(jì)、利用Altera公司的Cyclone器件的內(nèi)部鎖相環(huán)實(shí)現(xiàn)ASI信號(hào)的接收;最后對(duì)整機(jī)進(jìn)行了測(cè)試,測(cè)試結(jié)果表明,本文設(shè)計(jì)的dvb-s調(diào)制器技術(shù)指標(biāo)滿足設(shè)計(jì)要求。
數(shù)字電視按傳輸方式分為地面、衛(wèi)星和有線三種。其中,dvb-s和DVB-C這兩個(gè)全球化的衛(wèi)星和有線傳輸方式標(biāo)準(zhǔn),目前已作為世界統(tǒng)一標(biāo)準(zhǔn)被大多數(shù)國(guó)家所接受。而對(duì)于地面數(shù)字電視廣播標(biāo)準(zhǔn),經(jīng)國(guó)際電訊聯(lián)盟(ITU)批準(zhǔn)的共有三個(gè),包括歐盟的DVB-T(Digital Video Broadcasting-Terrestrial,數(shù)字視頻地面廣播)標(biāo)準(zhǔn)、美國(guó)的ATSC(Advanced Television System Committee,先進(jìn)電視制式委員會(huì))標(biāo)準(zhǔn)和日本的ISDB-T(Terrestrial Integrated Services DigitalBroadcasting,綜合業(yè)務(wù)數(shù)字廣播)標(biāo)準(zhǔn)。綜合比較起來(lái),歐洲的DVB-T標(biāo)準(zhǔn)在技術(shù)及應(yīng)用實(shí)踐上都更加成熟。 本論文首先介紹了DVB-T系統(tǒng)的主要結(jié)構(gòu),針對(duì)DVB-T標(biāo)準(zhǔn)中各模塊的實(shí)現(xiàn)進(jìn)行了闡述,并根據(jù)發(fā)射機(jī)端各個(gè)模塊討論了接收機(jī)端相關(guān)模塊的算法設(shè)計(jì)。 隨后,論文給出了基于Microsoft Visual Studio 2005平臺(tái)實(shí)現(xiàn)的數(shù)字電視基帶信號(hào)產(chǎn)生與接收的軟件仿真系統(tǒng)的總體設(shè)計(jì)流程,重點(diǎn)討論了內(nèi)編解碼器和內(nèi)交織/解交織器的算法與實(shí)現(xiàn),并在實(shí)現(xiàn)的多參數(shù)可選的數(shù)字電視基帶信號(hào)產(chǎn)生與接收軟件仿真平臺(tái)上,重點(diǎn)分析了內(nèi)編/解碼模塊在接收端Viterbi譯碼算法中采用硬判決、簡(jiǎn)化軟判決以及不同調(diào)制方式時(shí)對(duì)DVB-T系統(tǒng)整體性能的影響。 最后,論文討論了內(nèi)碼譯碼算法的實(shí)現(xiàn)改進(jìn),使得Viterbi譯碼更適合在FPGA上實(shí)現(xiàn),同時(shí)針對(duì)邏輯設(shè)計(jì)進(jìn)行優(yōu)化以便節(jié)省硬件資源。論文重點(diǎn)討論了對(duì)幸存路徑信息存儲(chǔ)譯碼模塊的改進(jìn),比較了此模塊三種不同的實(shí)現(xiàn)方式帶來(lái)的硬件速率和資源的優(yōu)劣,通過(guò)利用4塊RAM對(duì)幸存路徑信息的交互讀寫,完成了對(duì)傳統(tǒng)回溯算法的改進(jìn),實(shí)現(xiàn)了加窗回溯的譯碼輸出,同時(shí)實(shí)現(xiàn)了回溯長(zhǎng)度可配置以實(shí)現(xiàn)系統(tǒng)不同的性能要求。