本文首先對emmc5.0規范進行了研究總結，并在此基礎上根據系統指標提出了整體設計方案。存儲器以FPGA作為主控制器，按照功能劃分為SFP光纖接口模塊、DDR3高速緩存模塊、eMMC陣列存儲模塊和與上位機通信的干兆網模塊。在系統邏輯設計中重點介紹了eMMC陣列控制邏輯的實現。通過對eMMC陣列的初始化單元、傳輸控制單元、命令接口單元以及陣列同步邏輯單元的設計，實現了eMMC陣列在HS400工作模式下的數據存儲。然后對系統其他模塊進行設計，配合完成整個系統的存儲功能。最后，依據設計方案，搭建了硬件測試平臺。使用ChipScope，IBERT等對各個模塊進行了在線調試。重點對eMMC陣列控制器進行了調試，并對SFP光纖接口模塊和DDR3高速緩存模塊的邏輯進行了驗證。結果表明，本文設計的使用eMMC新型存儲介質的高速固態存儲器能夠實現156MB/s的存儲帶寬，同時具有容量大、可移植強與系統升級容易等特點，滿足設計要求。本文開展的基于eMMC陣列的高速固態存儲器的研究與設計，為后續動態測試領域的應用奠定了基礎。關鍵詞：eMMC陣列，emmc5.0，數據存儲器，HS400
標簽：
emmc陣列
固態存儲器
上傳時間：
2022-06-19
上傳用戶：
