This program would work fine only with a specific flash tool through PC printer port under epp mode.Program is capable of identifying flash chip manufacturer, device type, capacity,... It also allows user to dump flash data, edit/revise the content of flash chip on the Screen, and re-write them back to the chip.
標簽： specific program printer through
上傳時間： 2014-01-16
上傳用戶：ywqaxiwang
戴爾大客戶員工采購指南 1.什么是員工采購? epp- Employee Purchase Program (員工采購計劃), 是戴爾為大客戶公司員工專門定制的采購計劃，優惠提供高性價比的戴爾電腦及外設產品：在網 上最低促銷價基礎上再額外享受3％-5％現金折扣（特價品及有特殊說明的產品除外）, 并可以隨心選擇升級方案和更好的服務。 2.可以享受到什么樣的優惠? 折扣機型:Inspiron & Vostro& XPS 單臺機器額小于RMB 13999, 每個訂單可打3％折扣（訂單可含SNP&Kits等產品） 單臺機器額大于RMB 13999, 每個訂單可打5％折扣（訂單可含SNP&Kits等產品） 3.如何定購? 1). 登陸戴爾官方網站:www.dell.com.cn 或參閱員工采購指南挑選機型 2). 致電或郵件聯系Dell公司員工采購專職客戶經理，為您提供咨詢及訂購服務 3).專享折扣訂單確認及付款。付款方式：信用卡、網上銀行轉帳、銀行電匯 4).需傳真如下資料給客戶經理，方便完成訂購:A 員工簽名確認的訂單；B貴單位員工牌或工作證明或名片；C信用卡授權表或銀行匯款底單 5).等待簽收.機器簽收后3-4個禮拜注意查收您的信件.發票將以掛號信的方式寄送
標簽： Employee Purchase Program 采購
上傳時間： 2014-01-05
上傳用戶：ommshaggar
AVR和PC機并口以epp方式通信的源代碼，與大家共享
上傳時間： 2017-06-13
上傳用戶：13681659100
在altera fpga中實現epp模式的并口通信程序
上傳時間： 2017-06-26
上傳用戶：daguda
用verilog實現的epp與sram通信的程序
上傳時間： 2014-11-02
上傳用戶：a673761058
用vc＋＋實現的并口epp模式讀寫程序，1，2，4字節
上傳時間： 2017-06-27
上傳用戶：253189838
CAN-epp上位機軟件linux版的 帶驅動程序和測試程序
上傳時間： 2013-12-08
上傳用戶：xmsmh
基于epp和計數器8254相位差的高精度測量
上傳時間： 2019-07-31
上傳用戶：jyh1058
作為電子類專業學生，實驗是提高學生對所學知識的印象以及發現問題和解決問題的能力，增加學生動手能力的必須環節。本設計的目的就是開發一套滿足學生實驗需求的信號源，基于此目的本信號源并不需要突出的性能，但經濟上要求低成本，同時要求操作簡單，能夠輸出多種波形，并且利于學生在此平臺上認識信號源原理，同時方便在此平臺上進行拓展開發。 設計中運用虛擬儀器技術將計算機屏幕作為儀器面板，采用epp接口，同時在FPGA上開發控制電路，為后續開發留下了空間，同時節省了成本。本設計采用地址線16位，數據線12位的靜態RAM作為信號源的波形存儲器，后端采用兩種濾波類型對需要濾波的信號進行濾波。啟動信號時軟件需要先將波形數據預存在存儲器中便于調用，最后得到的結果基本滿足教學實驗的需求。 本文結構上首先介紹了直接采用DDS芯片制作信號源的利弊，及作者采用這種設計的初衷，然后介紹了信號源的整體結構，總體模塊。以下章節首先介紹FPGA內部設計，包括總體結構和幾大部分模塊，包括：時鐘產生電路，相位累加器，數據輸入控制電路，濾波器控制電路，信號源啟動控制電路。 然后介紹了其他模塊的設計，包括存儲器選擇，幅度控制電路的設計以及濾波器電路的設計，本設計的幅度控制采用兩級DA級聯，以及后端電阻分壓網絡調節的方式進行設計，提高了幅度調節的范圍。對于濾波器的設計，依據不同的信號頻率，分成了4個部分，對于500K以下的信號采用的是二階巴特沃斯有源低通濾波，對于500K以上至5M以下信號采用的五階RC低通濾波器。 在軟件設計部分，分成兩個部分，對于底層驅動程序采用以Labwindows/CVI為平臺進行開發，利用其編譯和執行速度快，并且和LabVIEW能夠很好連接的特性。對于上層控制軟件，采用以LabVIEW為平臺進行開發，充分利用其圖化設計，易于擴展。 論文最后對所做工作進行了總結，提出了進一步改進的方向。
上傳時間： 2013-04-24
上傳用戶：afeiafei309
該文利用FPGA技術,設計了全概率寬帶數字接收機的實驗平臺,并在其上提出了數字接收機實現的可行性方法,以及對這些方法的驗證.該文的主要貢獻和創新有以下幾個方面.提出了并行結構算法的工程實現,討論了解決前端采樣的高速數據流遠遠超過后端DSP處理能力問題的可行性方法.利用多相濾波下變頻的并行結構特點,使濾波器能夠以高效的形式實現,也使得后端的混頻能夠工作在一個較低的速率上.經過多相濾波下變頻處理后的數據,在速率和數量上都有大幅減少,達到了現有通用DSP器件的處理能力的要求.針對多相濾波下變頻與短數據快速測頻算法的特點,用FPGA搭建了其實驗模型,并利用微機epp接口,對實驗目標板進行控制并與其進行數據交換.利用FPGA的在線編程特性,可以方便靈活對各種實現方法加以驗證、比較.同時也給調試帶來了方便,可以每個模塊單獨調試而不用改變硬件結構,使調試效率大大提高.該平臺也可用來對其他數字處理算法進行實現性分析與實驗.參考軟件無線電設計的概念和國內外相關文獻,提出了多項濾波下變頻結構的FPGA實現.傳統的DDC通過數字混頻、濾波、抽取實現數字下變頻,在高速A/D和電子偵察環境條件下商用DDC不能使用.該文采用濾波器多相分解方法,按數字混頻序列劃分調諧信道,使用先抽取,后低通濾波,再混頻的數字下變頻結構,高效實現了變載頻帶通信號數字下變頻.結合多相濾波下變頻結構、算法對測頻精度及速度的要求,提出了短數據快速測頻算法的具體實現,使用流水線的設計方法,提高了系統的數據吞吐率,在盡可能短的時間內提供多相濾波下變頻所需的載頻位置信息.以上兩部分的FPGA實現除了純粹的算法模塊外,還包括測試用的外圍模塊,以及運行于實驗平臺上的控制模塊、緩存、數據控制等.這些模塊也用FPGA來實現.
上傳時間： 2013-06-22
上傳用戶：haoxiyizhong
