在线欧美小视频,秋霞影视一区二区三区,国产精品自拍三区

extensible

本規范定義了可擴展標記語言[extensible Markup Language

本規范定義了可擴展標記語言[extensible Markup Language，XML] 緊湊的二進制表示方法。設計二進制X M L內容格式是為了減少X M L文檔的傳輸量，使X M L數據能在窄帶信道上得到更有效的利用。二進制X M L內容格式的使用示例請參閱[ W M L ]規范。

標簽： extensible Language Markup 定義

上傳時間： 2013-12-18

上傳用戶：cccole0605
XML（extensible Markup Language）即可擴展標記語言

XML（extensible Markup Language）即可擴展標記語言，它與HTML一樣，都是SGML(Standard Generalized Markup Language,標準通用標記語言)。Xml是Internet環境中跨平臺的，依賴于內容的技術，是當前處理結構化文檔信息的有力工具。擴展標記語言XML是一種簡單的數據存儲語言，使用一系列簡單的標記描述數據，而這些標記可以用方便的方式建立，雖然XML占用的空間比二進制數據要占用更多的空間，但XML極其簡單易于掌握和使用。

標簽： extensible Language Markup XML

上傳時間： 2017-05-07

上傳用戶：shawvi
可擴展標注語言（extensible Markup Language

可擴展標注語言（extensible Markup Language，XML）正被迅速的運

標簽： extensible Language Markup 擴展

上傳時間： 2013-12-11

上傳用戶：dengzb84
基于ARMLinux的多道脈沖幅度分析器數字系統設計

隨著電子技術的不斷發展，各種智能核儀器逐步走向自動化、智能化、數字化和便攜式的方向發展。針對傳統的多道脈沖幅度分析器體積大，人機交互不友好，不方便現場分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續出現填補了這一缺點。隨著電子技術的發展，以ARM為核的處理器技術的應用領域不斷擴大，相比較單片機而言，它的主頻高、運算速度快，可以滿足多道脈沖幅度分析器的苛刻的時間上的要求。而且ARM處理器功耗小，適合于功耗要求比較苛刻的地方，這些方面的特點正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時，由于以ARM為核的處理器具有豐富的外設資源，這樣就簡化了外設電路及芯片的使用，降低了功耗并增強了產品的信賴性。另外，ARM芯片可以方便的移植操作系統，為多道脈沖幅度分析器多任務的管理和并行的處理，甚至硬實時功能的實現提供了前提。而且在ARM平臺使用嵌入式linux操作系統使多道脈沖幅度分析器的軟件易于升級。智能化和小型化是多道脈沖幅度分析器的發展趨勢。智能化要求系統的自動化程度高、操作簡便、容錯性好。智能化除了需要控制軟件外，還需要軟件命令的執行者即硬件控制電路來實現相應的控制邏輯，兩者的結合才能真正的實現智能化。小型化要求系統的體積小、功耗小、便于攜帶；小型化除了要求采用微功耗的器件，還要求電路板的尺寸盡量的小且所用元件盡量的少，但小型化的同時必須保持系統的智能化，即不能減少智能化所要求的復雜的邏輯和時序的控制功能。為此采用高集成度的ARM芯片實現控制電路能滿意地同時滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中，幾乎所有的控制都可以用控制芯片來實現，如閾值設定、自動穩譜以及多道數據采集，在節省了元件的數目和電路板的尺寸的同時仍能保持系統的智能化程度。 Linux內核精簡而高效，可修改性強，支持多種體系結構的處理器等，使得它是一個非常適合于嵌入式開發和應用的操作系統。嵌入式Linux可以運行的硬件平臺十分廣泛，從x86、MIPS、POWERPC到ARM，以及其他許多硬件體系結構。目前在世界范圍內，ARM體系結構的SOC逐漸占領32位嵌入式微處理器市場，ARM處理器及技術的應用幾乎已經深入到各個領域，例如：工業控制，無線通訊，網絡，消費類電子，成像等。本課題采用三星公司生產的ARM(Advanced RISC Machines，先進精簡指令集機器)芯片S3C2410A設計并研制了一種便攜式的核數據采集系統設計方案。利用ARM芯片豐富的外設資源對傳統的多道脈沖幅度分析器進行改進和簡化。系統由前端探測器系統，以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路，中央處理器模塊，顯示模塊，用戶交互模塊，存儲模塊，網絡傳輸模塊等多個模塊組成。本設計基于ARM9芯片S3C2410，并在此平臺上移植了嵌入式linux操作系統來進行任務的調度和處理等。電路板核心板部分設計采用6層PCB板結構，這樣增加了系統可靠性，提高了電磁兼容的穩定性。數據采集系統是多道脈沖幅度分析器的核心，A/D轉換直接使用了S3C2410內置的ADC(Analog to Digital Converter,模數轉換器)，在2.5 MHz的轉換時鐘下最大轉換速度500 KSPS(Kilo-Samples per second,千采樣點每秒)，滿足了系統最低轉換時間≤5 μs的要求，并且控制簡單，簡化了外部接口電路。由于SD(Secure Digital Card，安全數碼卡)卡存儲容量大、攜帶方便、成本低等優點，所以設計中采用其作為外部的數據存儲設備,其驅動部分采用SD卡軟件包，為開發帶來了方便。本設計采用640*480的6.4寸LCD(Liquid Crystal Display，液晶顯示)屏作為人機交互的顯示部分，并且通過Qt/Embedded為系統提供圖形用戶界面的應用框架和窗口系統。其中包括了波形顯示部分和用戶菜單設置部分，這樣方便了用戶操作。系統的數據存取方面是基于SQLite嵌入式小型數據庫而進行的。為了方便數據向上位機的傳輸，系統設計中采用XML(extensible Markup Language，可擴展標記語言)格式來組織傳輸的數據，通過基于TCP/IP(Transmission Control Protocol/Internet Protocol)協議的Linux下Socket套接字編程，來進行與上位機或PC(Personal Computer,個人計算機或桌面機)等的連接和數據傳輸。

標簽： ARMLinux 多道分析器脈沖幅度

上傳時間： 2013-04-24

上傳用戶：tzl1975
AXI協議

axi協議的文檔，介紹AMBA Advanced extensible Interface (AXI) Protocol

標簽： AXI 協議

上傳時間： 2013-04-24

上傳用戶：tongda
Xilinx的Zynq可擴展式處理平臺(EPP)電子教材

Abstract: This reference design explains how to power the Xilinx Zynq extensible Processing Platform (EPP) and peripheral ICs using

標簽： Xilinx Zynq EPP 擴展式

上傳時間： 2014-01-21

上傳用戶：haohao
WP369可擴展式處理平臺-各種嵌入式系統的理想解決方案

WP369可擴展式處理平臺-各種嵌入式系統的理想解決方案：Delivering unrivaled levels of system performance,flexibility, scalability, and integration to developers,Xilinx's architecture for a new extensible Processing Platform is optimized for system power, cost, and size. Based on ARM's dual-core Cortex™-A9 MPCore processors and Xilinx’s 28 nm programmable logic,the extensible Processing Platform takes a processor-centric approach by defining a comprehensive processor system implemented with standard design methods. This approach provides Software Developers a familiar programming environment within an optimized, full featured,powerful, yet low-cost, low-power processing platform.

標簽： 369 WP 擴展式處理平臺

上傳時間： 2013-10-22

上傳用戶：685
xilinx Zynq-7000 EPP產品簡介

The Xilinx Zynq-7000 extensible Processing Platform (EPP) redefines the possibilities for embedded systems, giving system and software architects and developers a flexible platform to launch their new solutions and traditional ASIC and ASSP users an alternative that aligns with today’s programmable imperative. The new class of product elegantly combines an industrystandard ARMprocessor-based system with Xilinx 28nm programmable logic—in a single device. The processor boots first, prior to configuration of the programmable logic. This, along with a streamlined workflow, saves time and effort and lets software developers and hardware designers start development simultaneously.

標簽： xilinx Zynq 7000 EPP

上傳時間： 2013-11-01

上傳用戶：dingdingcandy
XAPP740利用AXI互聯設計高性能視頻系統

This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced extensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX and area optimizations in certain portions of the design. The design uses five AXI video direct memory access (VDMA) engines to simultaneously move 10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary video timing signals. Data read by each AXI VDMA is sent to a common on-screen display (OSD) core capable of multiplexing or overlaying multiple video streams to a single output video stream. The output of the OSD core drives the DVI video display interface on the board. Performance monitor blocks are added to capture performance data. All 10 video streams moved by the AXI VDMA blocks are buffered through a shared DDR3 SDRAM memory and are controlled by a MicroBlaze™ processor. The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the Xilinx® ML605 Rev D evaluation board

標簽： XAPP 740 AXI 互聯

上傳時間： 2013-11-14

上傳用戶：fdmpy
Xilinx的Zynq可擴展式處理平臺(EPP)電子教材

Abstract: This reference design explains how to power the Xilinx Zynq extensible Processing Platform (EPP) and peripheral ICs using

標簽： Xilinx Zynq EPP 擴展式

上傳時間： 2013-10-13

上傳用戶：peterli123456

<sup id="uumoo"></sup>

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

extensible

本規范定義了可擴展標記語言[extensible Markup Language

XML（extensible Markup Language）即可擴展標記語言

可擴展標注語言（extensible Markup Language

基于ARMLinux的多道脈沖幅度分析器數字系統設計

AXI協議

Xilinx的Zynq可擴展式處理平臺(EPP)電子教材

WP369可擴展式處理平臺-各種嵌入式系統的理想解決方案

xilinx Zynq-7000 EPP產品簡介

XAPP740利用AXI互聯設計高性能視頻系統

Xilinx的Zynq可擴展式處理平臺(EPP)電子教材