正交頻分復(fù)用技術(shù)(OFDM)是未來寬帶無線通信中的關(guān)鍵技術(shù)。隨著用戶對實時多媒體業(yè)務(wù)，高速移動業(yè)務(wù)需求的迅速增加，OFDM由于其頻譜效率高，抗多徑效應(yīng)能力強，抗干擾性能好等特點，該技術(shù)正得到了廣泛的應(yīng)用。 OFDM系統(tǒng)的子載波之間必須保持嚴格的正交性，因此對符號定時和載波頻偏非常敏感。本課題的主要任務(wù)是分析各種算法的性能的優(yōu)劣，選取合適的算法進行FPGA的實現(xiàn)。 本文首先簡要介紹了無線信道的傳輸特性和OFDM系統(tǒng)的基本原理，進而對符號同步和載波同步對接收信號的影響做了分析。然后對比了非數(shù)據(jù)輔助式同步算法和數(shù)據(jù)輔助式同步算法的不同特點，決定采用數(shù)據(jù)輔助式同步算法來解決基于IEEE 802.16-2004協(xié)議的突發(fā)傳輸系統(tǒng)的同步問題。最后部分進行了算法的實現(xiàn)和仿真，所有實現(xiàn)的仿真均在QuartusⅡ下按照IEEE 802.16-2004協(xié)議的符號和前導(dǎo)字的結(jié)構(gòu)進行。 本文的主要工作：(1)采用自相關(guān)和互相關(guān)聯(lián)合檢測算法同時完成幀到達檢測和符號同步估計，只用接收數(shù)據(jù)的符號位做相關(guān)運算，有效地解決了判決門限需要變化的問題，同時也減少了資源的消耗；(2)在時域分數(shù)倍頻偏估計時，利用基于流水線結(jié)構(gòu)的Cordic模塊計算長前導(dǎo)字共軛相乘后的相角，求出分數(shù)倍頻偏的估計值；(3)采用滑動窗口相關(guān)求和的方法估計整數(shù)倍頻偏值，在此只用頻域數(shù)據(jù)的符號位做相關(guān)運算，有效地解決了傳統(tǒng)算法估計速度慢的缺點，同時也減少了資源的消耗。
上傳時間： 2013-05-23
上傳用戶：宋桃子
現(xiàn)代通信系統(tǒng)要求通信距離遠、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調(diào)制解調(diào)技術(shù)一直是人們研究的一個重要方向。用FPGA實現(xiàn)調(diào)制解調(diào)器具有體積小、功耗低、集成度高、可軟件升級、抗干擾能力強的特點，符合未來通信技術(shù)發(fā)展的方向。論文從以下幾個方面討論和實現(xiàn)了基于FPGA的調(diào)制解調(diào)系統(tǒng)。 論文首先介紹了調(diào)制解調(diào)系統(tǒng)的發(fā)展現(xiàn)狀及FPGA的相關(guān)知識。然后介紹了幾種常見的相位調(diào)制解調(diào)方式，重點是QDPSK調(diào)制解調(diào)系統(tǒng)的理論算法。 論文重點介紹了QDPSK解調(diào)調(diào)制系統(tǒng)的具體實現(xiàn)。首先，在在MATLAB環(huán)境下對系統(tǒng)里的每個子模塊完成了功能仿真，并取得滿意的仿真結(jié)果；其次，在QDPSK調(diào)制解調(diào)系統(tǒng)功能仿真正確的基礎(chǔ)上，對每個模塊的功能編寫C++算法，并且驗證了算法的正確性和可實現(xiàn)性；最后，在altera公司的FPGA開發(fā)平臺Quartus Ⅱ 6.0上，采用Verilog硬件描述語言對QDPSK調(diào)制解調(diào)系統(tǒng)實現(xiàn)了時序仿真和綜合仿真。
標簽： QDPSK FPGA 調(diào)制 解調(diào)技術(shù)
上傳時間： 2013-07-21
上傳用戶：moonkoo7
測試儀廣泛應(yīng)用于國民經(jīng)濟和國防建設(shè)的各個領(lǐng)域，是科研和生產(chǎn)不可或缺的重要裝備之一。其工作原理是由信號發(fā)生裝置向被測對象發(fā)送激勵信號，同時由信號采集與處理裝置通過傳感器采集被測對象的響應(yīng)信號，并送到上位機進行數(shù)據(jù)分析和處理。本文研究采用靈活的現(xiàn)場可編程邏輯陣列FPGA為核心，協(xié)調(diào)整個儀器的運轉(zhuǎn)，并采用先進的USB總線技術(shù)，將信號發(fā)生、信號采集與處理有機地集成為一體的多功能測試儀。 本文的第一章介紹了測試儀及其研究應(yīng)用現(xiàn)狀，根據(jù)儀器的成本、便攜性和通用性要求不斷提高的發(fā)展趨勢，提出了本課題的研究任務(wù)和關(guān)鍵技術(shù)； 第二章從硬件和軟件兩個方面討論了測試儀的總體設(shè)計方案，并且分別詳述了電源模塊、USB模塊、FPGA模塊、DSP模塊、A/D模塊、D/A模塊這六個功能模塊的硬件設(shè)計； 第三章討論了USB模塊相關(guān)的軟件設(shè)計，其中包含USB固件設(shè)計、驅(qū)動程序設(shè)計和客戶應(yīng)用程序設(shè)計三個方面的內(nèi)容，詳細論述了各部分軟件的架構(gòu)和主要功能模塊的實現(xiàn)。 第四章討論了主控器FPGA的設(shè)計，是本文的核心部分。先從總體上介紹了FPGA的設(shè)計方案，然后從MCU模塊、信號采集模塊、信號發(fā)生模塊三部分具體描述了其實現(xiàn)方式。軟件設(shè)計上采用了模塊化的設(shè)計思想，使得結(jié)構(gòu)清晰，可讀性強，易于進一步開發(fā)；并且靈活的使用了有限狀態(tài)機，大大提高了程序的穩(wěn)定性和運行效率。 第五章介紹了DSP模塊的設(shè)計，討論了波形生成的原理及實現(xiàn)，并提出了與FPGA接口的方式。 第六章詳細描述了實驗的步驟和結(jié)果，分別從單通道采樣和多通道采樣兩方面實驗，驗證了儀器的性能和設(shè)計的可行性。
上傳時間： 2013-06-25
上傳用戶：moqi
在工業(yè)領(lǐng)域中，經(jīng)常需要在產(chǎn)品表面留下永久性的標識，通常作為便于今后追蹤的商標、流水號、日期等等。特別在機械行業(yè)對零部件的管理，在市場上需要對其進行識別和質(zhì)量跟蹤。機械行業(yè)在零部件上的標記打印在追求美觀的同時，要求有一定的打印速度和打印深度。標記打印能夠為企業(yè)提供產(chǎn)品的可追溯性，更好的貫徹IS09000標準。 由于傳統(tǒng)的標記打印在打印效率、美觀以及防偽等方面存在問題，不適應(yīng)現(xiàn)代化大生產(chǎn)要求，而激光打印技術(shù)雖然較好的克服了傳統(tǒng)工藝的許多缺點，但激光器在惡劣的生成現(xiàn)場缺乏長期穩(wěn)定性的工作特點的制約，不能完全滿足生產(chǎn)實際的需要。為了彌補上述不足，適應(yīng)大批量生產(chǎn)發(fā)展需要，氣動標記打印技術(shù)成為一種較好的選擇。 本課題在分析了現(xiàn)在市場上存在氣動標記刻印系統(tǒng)的優(yōu)缺點后，針對現(xiàn)有的標記打印機打印速度相對較慢，打印精度相對較低以及控制軟件不靈活的缺點，設(shè)計了一套新的控制方案，使用FPGA作為核心控制器，配合PC機標記打印軟件工作，代替以往PC或單片機的控制。該方案充分利用了FPGA可以高速并行工作的特點，能夠高精度平穩(wěn)的輸出控制脈沖，使打印過程平穩(wěn)進行。 本文描述了從總體方案設(shè)計到一些關(guān)鍵模塊的設(shè)計思路和設(shè)計細節(jié)。根據(jù)設(shè)計要求，總體方案中提出了整個控制系統(tǒng)的劃分和關(guān)鍵設(shè)計指標上的考慮。在硬件設(shè)計方面完成硬件電路設(shè)計，包括接口電路設(shè)計和抗干擾設(shè)計；在設(shè)計FPGA控制器時，采用了優(yōu)化后的比較積分直線插補算法使得輸出的插補脈沖均勻穩(wěn)定；采用梯形速率控制算法，克服了速度突變情況時的失步或過沖現(xiàn)象；在軟件方面，新開發(fā)了一套PC工業(yè)標記系統(tǒng)軟件，采用了多線程技術(shù)和TTF矢量字庫等技術(shù)。 整套標記打印系統(tǒng)經(jīng)過較長時間的運行調(diào)試，表現(xiàn)穩(wěn)定，現(xiàn)已經(jīng)試用性投放市場．從生產(chǎn)廠家重慶恒偉精密機械有限公司和客戶的反饋信息來看，系統(tǒng)工作穩(wěn)定，打印速度達到設(shè)計指標，能夠在256細分下驅(qū)動電機平穩(wěn)快速運動，打印精度高，達到市場領(lǐng)先水平，并且得到客戶充分的肯定。
標簽： 工業(yè) 標記 控制系統(tǒng)
上傳時間： 2013-06-21
上傳用戶：rishian
在工業(yè)控制領(lǐng)域，多種現(xiàn)場總線標準共存的局面從客觀上促進了工業(yè)以太網(wǎng)技術(shù)的迅速發(fā)展，國際上已經(jīng)出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網(wǎng)協(xié)議。將傳統(tǒng)的商用以太網(wǎng)應(yīng)用于工業(yè)控制系統(tǒng)的現(xiàn)場設(shè)備層的最大障礙是以太網(wǎng)的非實時性，而實現(xiàn)現(xiàn)場設(shè)備間的高精度時鐘同步是保證以太網(wǎng)高實時性的前提和基礎(chǔ)。 IEEE 1588定義了一個能夠在測量和控制系統(tǒng)中實現(xiàn)高精度時鐘同步的協(xié)議——精確時間協(xié)議(Precision Time Protocol)。PTP協(xié)議集成了網(wǎng)絡(luò)通訊、局部計算和分布式對象等多項技術(shù)，適用于所有通過支持多播的局域網(wǎng)進行通訊的分布式系統(tǒng)，特別適合于以太網(wǎng)，但不局限于以太網(wǎng)。PTP協(xié)議能夠使異質(zhì)系統(tǒng)中各類不同精確度、分辨率和穩(wěn)定性的時鐘同步起來，占用最少的網(wǎng)絡(luò)和局部計算資源，在最好情況下能達到系統(tǒng)級的亞微級的同步精度。 基于PC機軟件的時鐘同步方法，如NTP協(xié)議，由于其實現(xiàn)機理的限制，其同步精度最好只能達到毫秒級；基于嵌入式軟件的時鐘同步方法，將時鐘同步模塊放在操作系統(tǒng)的驅(qū)動層，其同步精度能夠達到微秒級。現(xiàn)場設(shè)備間微秒級的同步精度雖然已經(jīng)能滿足大多數(shù)工業(yè)控制系統(tǒng)對設(shè)備時鐘同步的要求，但是對于運動控制等需求高精度定時的系統(tǒng)來說，這仍然不夠。基于嵌入式軟件的時鐘同步方法受限于操作系統(tǒng)中斷響應(yīng)延遲時間不一致、晶振頻率漂移等因素，很難達到亞微秒級的同步精度。 本文設(shè)計并實現(xiàn)了一種基于FPGA的時鐘同步方法，以IEEE 1588作為時鐘同步協(xié)議，以Ethernet作為底層通訊網(wǎng)絡(luò)，以嵌入式軟件形式實現(xiàn)TCP/IP通訊，以數(shù)字電路形式實現(xiàn)時鐘同步模塊。這種方法充分利用了FPGA的特點，通過準確捕獲報文時間戳和動態(tài)補償晶振頻率漂移等手段，相對于嵌入式軟件時鐘同步方法實現(xiàn)了更高精度的時鐘同步，并通過實驗驗證了在以集線器互連的10Mbps以太網(wǎng)上能夠達到亞微秒級的同步精度。
上傳時間： 2013-07-28
上傳用戶：heart520beat
基于FPGA的靜止圖像壓縮系統(tǒng)的研究-JPEG編碼器的設(shè)計電力電子與電力傳動數(shù)字圖像在人們生活中的應(yīng)用越來越廣泛，由于原始圖像數(shù)據(jù)量比較大，因此數(shù)字圖像壓縮技術(shù)逐漸成為圖像應(yīng)用的一個核心環(huán)節(jié)。在數(shù)字圖像壓縮領(lǐng)域，國際標準化組織于1992年推出的JPEG標準應(yīng)用最為廣泛。 本文基于FPGA設(shè)計了JPEG圖像壓縮系統(tǒng)，通過改進算法，優(yōu)化結(jié)構(gòu)，在合理的利用硬件資源的條件下，有效的挖掘出算法內(nèi)部的并行性。改進了DCT變換算法，設(shè)計了并行查找表結(jié)構(gòu)的乘法器，采用了流水線優(yōu)化算法來解決時間并行性問題，提高了DCT模塊的運算速度。依據(jù)Huffman編碼表的規(guī)律性，采用并行查找表結(jié)構(gòu)，用較少的存儲單元完成了Huffman編碼運算，同時提高了編碼速度。整個設(shè)計通過EDA軟件進行了邏輯綜合及功能與時序仿真。綜合和仿真結(jié)果表明，本文提出的算法在速度和資源利用方面均達到了較好的狀態(tài)，可滿足實時JPEG圖像壓縮的要求。 設(shè)計了一個硬件開發(fā)平臺，對JPEG圖像壓縮系統(tǒng)進行了驗證。硬件平臺上使用ADV7181B來實現(xiàn)AD轉(zhuǎn)換；使用TI公司TMS320C6416型DSP芯片實現(xiàn)了系統(tǒng)配置以及通過PCI接口與上位機PC的實現(xiàn)數(shù)據(jù)交換；使用Microsoft VC++6．0開發(fā)平臺開發(fā)了系統(tǒng)控制軟件平臺，實現(xiàn)對整個壓縮系統(tǒng)的控制。
標簽： FPGA 圖像壓縮系統(tǒng)
上傳時間： 2013-05-24
上傳用戶：GHF
這是一個超級鏈接檢查工具，它可以對那些擁有巨大數(shù)量的鏈接進行檢查以便發(fā)現(xiàn)問題，它的特性包括：提供無限通道同時驗證許多鏈接；可定制性強、提供過濾功能等等。
標簽： JLINK
上傳時間： 2013-07-10
上傳用戶：daoxiang126
這是一個超級鏈接檢查工具，它可以對那些擁有巨大數(shù)量的鏈接進行檢查以便發(fā)現(xiàn)問題，它的特性包括：提供無限通道同時驗證許多鏈接；可定制性強、提供過濾功能等等。
標簽： Jlink
上傳時間： 2013-07-06
上傳用戶：唐僧他不信佛
隨著圖像分辨率的越來越高，軟件實現(xiàn)的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發(fā)展使得硬件實現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內(nèi)外的一個熱門領(lǐng)域。 本文在FPGA平臺上，用Verilog HDL實現(xiàn)了一個研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機預(yù)處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現(xiàn)，根據(jù)不同的圖像處理算法可以獨立實現(xiàn)。架構(gòu)為計算模塊實現(xiàn)了一個可添加、移出接口，不同的算法設(shè)計只要符合該接口就可以方便的加入到模塊架構(gòu)中來進行調(diào)試和運行。 在硬件架構(gòu)的基礎(chǔ)上本文實現(xiàn)了排序濾波，中值濾波，卷積運算及高斯濾波，形態(tài)學算子運算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計方法及優(yōu)化策略，通過性能分析，F(xiàn)PGA實現(xiàn)圖像處理在時間上比軟件處理有了很大的提高；通過結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達到了軟件處理幾乎同等的效果水平。最后本文在實現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。 整個設(shè)計都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現(xiàn)。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現(xiàn)FPGA為核心處理芯片的實時圖像處理系統(tǒng)有著積極的作用。
上傳時間： 2013-05-30
上傳用戶：水瓶kmoon5
遺傳算法是基于自然選擇的一種魯棒性很強的解決問題方法。遺傳算法已經(jīng)成功地應(yīng)用于許多難優(yōu)化問題，現(xiàn)已成為尋求滿意解的最佳工具之一。然而，較慢的運行速度也制約了其在一些實時性要求較高場合的應(yīng)用。利用硬件實現(xiàn)遺傳算法能夠充分發(fā)揮硬件的并行性和流水線的特點，從而在很大程度上提高算法的運行速度。 本文對遺傳算法進行了理論介紹和分析，結(jié)合硬件自身的特點，選用了適合硬件化的遺傳算子，設(shè)計了標準遺傳算法硬件框架；為了進一步利用硬件自身的并行特性，同時提高算法的綜合性能，本文還對現(xiàn)有的一些遺傳算法的并行模型進行了研究，討論了其各自的優(yōu)缺點及研究現(xiàn)狀，并在此基礎(chǔ)上提出一種適合硬件實現(xiàn)的粗粒度并行遺傳算法。 我們構(gòu)建的基于FPGA構(gòu)架的標準遺傳算法硬件框架，包括初始化群體、適應(yīng)度計算、選擇、交叉、變異、群體存儲和控制等功能模塊。文中詳細分析了各模塊的功能和端口連接，并利用硬件描述語言編寫源代碼實現(xiàn)各模塊功能。經(jīng)過功能仿真、綜合、布局布線、時序仿真和下載等一系列步驟，實現(xiàn)在Altera的Cyclone系列FPGA上。并且用它嘗試解決一些函數(shù)的優(yōu)化問題，給出了實驗結(jié)果。這些硬件模塊可以被進一步綜合映射到ASIC或做成IP核方便其他研究者調(diào)用。 最后，本文對硬件遺傳算法及其在函數(shù)優(yōu)化中的一些尚待解決的問題進行了討論，并對本課題未來的研究進行了展望。
標簽： FPGA 算法 硬件 實現(xiàn)研究
上傳時間： 2013-07-22
上傳用戶：誰偷了我的麥兜
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
