亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

fpga開發(fā)(fā)板

  • 基于FPGA的全景圖像處理系統(tǒng)設(shè)計(jì)

    隨著科學(xué)技術(shù)的不斷發(fā)展,視頻圖像處理的應(yīng)用越來越廣泛,各種圖像處理算法日趨成熟,相關(guān)的硬件技術(shù)更是不斷推陳出新。現(xiàn)代大規(guī)模集成電路VLSI技術(shù)的迅猛發(fā)展為視頻圖像處理技術(shù)提供了硬件基礎(chǔ)。其中,現(xiàn)場可編程門陣列FPGA用于嵌入式視頻圖像處理有其獨(dú)特優(yōu)勢。FPGA高性能、高集成度、低功耗的特點(diǎn)不僅使其具備高速CPU的性能,而且其可編程性使得設(shè)計(jì)者可以方便的通過對邏輯結(jié)構(gòu)的修改和配置,完成對系統(tǒng)的升級。 本文根據(jù)FPGA的并行處理特點(diǎn),以及其在實(shí)時(shí)圖像處理方面的優(yōu)勢,進(jìn)行了基于FPGA的全景圖像處理系統(tǒng)的設(shè)計(jì)。在設(shè)計(jì)過程中,廣泛查閱了相關(guān)資料,通過分析系統(tǒng)的功能,進(jìn)行具體器件的選型,最后確定紅色颶風(fēng)Ⅱ代開發(fā)板及其擴(kuò)展板作為本系統(tǒng)的硬件開發(fā)平臺。然后通過編寫相應(yīng)的驅(qū)動程序(I2C總線控制器、SDRAM控制器),應(yīng)用程序(視頻數(shù)據(jù)接收與存儲邏輯模塊),實(shí)現(xiàn)系統(tǒng)圖像采集、存儲的功能。本文的所有邏輯模塊均采用Verilog HDL語言進(jìn)行描述設(shè)計(jì)。 本文最后對系統(tǒng)進(jìn)行了調(diào)試。經(jīng)實(shí)驗(yàn)驗(yàn)證,系統(tǒng)達(dá)到了圖像實(shí)時(shí)采集、存儲的功能,能進(jìn)行正確可靠的工作。該系統(tǒng)為后續(xù)的圖像處理打下了堅(jiān)實(shí)的基礎(chǔ),同時(shí)整個(gè)系統(tǒng)的邏輯模塊資源消耗只占FPGA(EP1C12)的百分之幾,剩余資源還可以來用作一些硬件算法。

    標(biāo)簽: FPGA 全景圖像 處理系統(tǒng)

    上傳時(shí)間: 2013-07-02

    上傳用戶:lh25584

  • 基于FPGA的人臉檢測系統(tǒng)設(shè)計(jì)

    人臉識別技術(shù)繼指紋識別、虹膜識別以及聲音識別等生物識別技術(shù)之后,以其獨(dú)特的方便、經(jīng)濟(jì)及準(zhǔn)確性而越來越受到世人的矚目。作為人臉識別系統(tǒng)的重要環(huán)節(jié)—人臉檢測,隨著研究的深入和應(yīng)用的擴(kuò)大,在視頻會議、圖像檢索、出入口控制以及智能人機(jī)交互等領(lǐng)域有著重要的應(yīng)用前景,發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展,它的功能、應(yīng)用和可靠性逐漸增加,在各個(gè)行業(yè)也顯現(xiàn)出自身的優(yōu)勢。FPGA允許用戶根據(jù)自己的需要來建立自己的模塊,為用戶的升級和改進(jìn)留下廣闊的空間。并且速度更高,密度也更大,其設(shè)計(jì)方法的靈活性降低了整個(gè)系統(tǒng)的開發(fā)成本,F(xiàn)PGA 設(shè)計(jì)成為電子自動化設(shè)計(jì)行業(yè)不可缺少的方法。 本文從人臉檢測算法入手,總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計(jì)方法,使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過訓(xùn)練分類器、定點(diǎn)化、以及硬件加速等方法后,能夠使人臉檢測系統(tǒng)在基于Xilinx的Virtex II Pro開發(fā)板上平臺上,達(dá)到實(shí)時(shí)的檢測效果。本文工作和成果可以具體描述如下: 1. 算法分析:對于人臉檢測算法,首先確保的是檢測率的準(zhǔn)確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計(jì)算,這便于進(jìn)一步的硬件設(shè)計(jì)。同時(shí)對檢測算法進(jìn)行耗時(shí)分析確定運(yùn)行速度的瓶頸。 2. 軟硬件功能劃分:這一步考慮市場可以提供的資源狀況,又要考慮系統(tǒng)成本、開發(fā)時(shí)間等諸多因素。Xilinx公司提供的Virtex II Pro開發(fā)板,在上面有可以供利用的Power PC處理器、可擴(kuò)展的存儲器、I/O接口、總線及數(shù)據(jù)通道等,通過分析可以對算法進(jìn)行細(xì)致的劃分,實(shí)現(xiàn)需要加速的模塊。 3. 定點(diǎn)化:在Adaboost算法中,需要進(jìn)行大量的浮點(diǎn)計(jì)算。這里采用的方法是直接對數(shù)據(jù)位進(jìn)行操作它提取指數(shù)和尾數(shù),然后對尾數(shù)執(zhí)行移位操作。 4. 改進(jìn)檢測用的級聯(lián)分類器的訓(xùn)練,提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓(xùn)練方法。 5. 最后對系統(tǒng)的整體進(jìn)行了驗(yàn)證。實(shí)驗(yàn)表明,在視頻輸入輸出接入的同時(shí),人臉檢測能夠達(dá)到17fps的檢測速度,并且獲得了很好的檢測率以及較低的誤檢率。

    標(biāo)簽: FPGA 人臉檢測 系統(tǒng)設(shè)計(jì)

    上傳時(shí)間: 2013-04-24

    上傳用戶:大融融rr

  • 基于FPGA的軟件無線電DDC設(shè)計(jì)

    軟件無線電DDC(數(shù)字下變頻)系統(tǒng)作為前端ADC與后端通用DSP器件之間的橋梁,通過降低數(shù)據(jù)流的速率,把低速數(shù)據(jù)送給后端通用DSP器件進(jìn)行處理,其性能的優(yōu)劣將對整個(gè)軟件無線電系統(tǒng)的穩(wěn)定性產(chǎn)生直接影響。采用專用DDC芯片完成數(shù)字下變頻,雖然具有抽取比大、性能穩(wěn)定等優(yōu)點(diǎn),但價(jià)格昂貴,靈活性不強(qiáng),不能充分體現(xiàn)軟件無線電的優(yōu)勢。FPGA工藝發(fā)展迅速,處理能力大大增強(qiáng),相對于ASIC、DSP來說具有吞吐量高、開發(fā)周期短、可實(shí)現(xiàn)在線重構(gòu)等諸多優(yōu)勢。正因?yàn)檫@些優(yōu)點(diǎn),使得FPGA在軟件無線電的研究和開發(fā)中起著越來越重要的作用。 本次設(shè)計(jì)的目標(biāo)是在一塊FPGA芯片上實(shí)現(xiàn)單通道數(shù)字下變頻系統(tǒng)。現(xiàn)階段主要對軟件無線電數(shù)字下變頻器的FPGA實(shí)現(xiàn)方法進(jìn)行了研究分析,重點(diǎn)完成了其主要模塊的設(shè)計(jì)和仿真以及初步的系統(tǒng)級驗(yàn)證。 論文首先對軟件無線電數(shù)字下變頻的國內(nèi)外現(xiàn)狀進(jìn)行了分析,然后對FPGA實(shí)現(xiàn)數(shù)字下變頻設(shè)計(jì)的優(yōu)勢作了闡述。在對軟件無線電理論基礎(chǔ)、數(shù)字信號處理的相關(guān)知識深入研究的基礎(chǔ)上重點(diǎn)研究軟件無線電數(shù)字下變頻技術(shù)。對數(shù)字下變頻的NCO、混頻、CIC、HB、FIR模塊的實(shí)現(xiàn)方法進(jìn)行深入研究,在:MATLAB中設(shè)定整體系統(tǒng)方案、完成模塊劃分和接口定義,并對部分模塊建立數(shù)學(xué)模型并仿真、對模塊的性能進(jìn)行優(yōu)化。從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此問的性能制約,從而選擇合理配置、優(yōu)化系統(tǒng)結(jié)構(gòu)以獲得模塊間的性能均衡和系統(tǒng)性能的最優(yōu)化。最后通過使用編寫'Verilog程序和調(diào)用部分lP Core相結(jié)合的方法完成數(shù)字下變頻各個(gè)模塊的設(shè)計(jì)并完成仿真和調(diào)試。結(jié)果表明設(shè)計(jì)的思想和結(jié)構(gòu)是正確的,在下一步工作中主要完成系統(tǒng)的板級調(diào)試。

    標(biāo)簽: FPGA DDC 軟件無線電

    上傳時(shí)間: 2013-04-24

    上傳用戶:隱界最新

  • 基于FPGA的短波數(shù)字信號調(diào)制解調(diào)

    在衛(wèi)星通信、移動通信技術(shù)快速發(fā)展的今天,短波這一最古老和傳統(tǒng)的通信方式不僅沒有被淘汰,還在快速發(fā)展。其通信距離遠(yuǎn)、設(shè)備簡單以及移動方便等優(yōu)點(diǎn)被廣泛應(yīng)用于無線通信領(lǐng)域。 數(shù)字調(diào)制技術(shù)作為通信領(lǐng)域中極為重要的一個(gè)方面,也得到了迅速發(fā)展。全數(shù)字調(diào)制解調(diào)技術(shù)的使用使各類現(xiàn)代調(diào)制解調(diào)技術(shù)融合一體,目前國內(nèi)多速率/多制式調(diào)制解調(diào)大多基于通用.DSP實(shí)現(xiàn),支持的速率比較低。由于運(yùn)算量大和硬件參數(shù)的限制,采用通用DSP無法勝任高速率調(diào)制解調(diào)的任務(wù)。現(xiàn)代FPGA可以提供支持以低系統(tǒng)丌銷、低成本實(shí)現(xiàn)高速乘.累加超前進(jìn)位鏈的DSP算法。本文采用理論與實(shí)踐相結(jié)合的方式研究基于FPGA技術(shù)來實(shí)現(xiàn)短波數(shù)字信號的調(diào)制解調(diào)。通過對具體的FPGA系統(tǒng)設(shè)計(jì)與調(diào)試,將理論應(yīng)用到實(shí)際中。 本文通過具體的EPlC60240C8芯片作為處理器的FPGA實(shí)驗(yàn)板,研究了短波數(shù)字信號調(diào)制解調(diào)的設(shè)計(jì)與丌發(fā)過程。分析了現(xiàn)代通信的各種調(diào)制方式.誤碼率。得出了不同的調(diào)制方式的優(yōu)劣性。最后重點(diǎn)提出了QPSK的調(diào)制解調(diào)方法。給出了Qf'SK的調(diào)制解調(diào)框圖、QPSK的SystemView系統(tǒng)仿真、VHDL程序進(jìn)行調(diào)制解調(diào),在OUARTUS上進(jìn)行仿真。然后設(shè)計(jì)AD/DA輸入輸出電路,對短波數(shù)字信號進(jìn)行調(diào)制解調(diào)。通過設(shè)計(jì)的AD/DA電路輸入短波數(shù)字信號進(jìn)行調(diào)制解調(diào),然后輸出原始的模擬信號。文中還對比了其他的調(diào)制解調(diào)方式,通過對比,發(fā)現(xiàn)不同的調(diào)制解調(diào)方式對短波信號的影響。最后,通過比較FPGA與DSP在處理高速率、大容量的數(shù)字信號,得出不同的結(jié)論。展示了FPGA在這方面的優(yōu)越性。

    標(biāo)簽: FPGA 短波 數(shù)字信號 調(diào)制解調(diào)

    上傳時(shí)間: 2013-06-05

    上傳用戶:362279997

  • 基于FPGA的頻率域MPEG2碼率轉(zhuǎn)換

    近年來,隨著網(wǎng)絡(luò)技術(shù)的發(fā)展和視頻編碼標(biāo)準(zhǔn)受到廣泛接受,視頻點(diǎn)播、視頻流和遠(yuǎn)程教育等基于網(wǎng)絡(luò)的多媒體業(yè)務(wù)逐漸普及。為了對擁有不同終端資源,不同接入網(wǎng)絡(luò)以及不同興趣的用戶提供靈活的多媒體數(shù)據(jù)訪問服務(wù),多媒體數(shù)據(jù)的內(nèi)容需要根據(jù)應(yīng)用環(huán)境動態(tài)調(diào)整,轉(zhuǎn)碼正是實(shí)現(xiàn)這一挑戰(zhàn)性任務(wù)的關(guān)鍵技術(shù)之一。 視頻轉(zhuǎn)碼對時(shí)間的要求非常苛刻,以至于用高速的通用微處理器芯片也無法在規(guī)定的時(shí)間內(nèi)完成必要的運(yùn)算。因此,必須為這樣的運(yùn)算設(shè)計(jì)一個(gè)專用的高速硬線邏輯電路,在高速FPGA器件上實(shí)現(xiàn)或制成高速專用集成電路。用高密度的FPGA來構(gòu)成完成轉(zhuǎn)碼算法所需的電路系統(tǒng),實(shí)現(xiàn)專用集成電路的功能,因其成本低、設(shè)計(jì)周期短、功耗小、可靠性高、使用靈活等優(yōu)點(diǎn)而成為適合本課題的最佳選擇。 本文根據(jù)MPEG-2中可變長編碼(VLC)理論,采用了兩級查找表減少了VLC存儲空間的使用,完成VLC編碼的實(shí)現(xiàn)。根據(jù)MPEG-2中關(guān)于System Packet的定義,針對FPGA可實(shí)現(xiàn)性,以空間換取復(fù)雜度的減少,實(shí)現(xiàn)了PES包的打包模塊。根據(jù)MPEG-2相應(yīng)的轉(zhuǎn)碼理論,完成了對系統(tǒng)解碼模塊相應(yīng)的連接和調(diào)試,對解碼模塊以真實(shí)的bit流進(jìn)行了貼近板級的情況的仿真。根據(jù)MPEG-2中TM5的算法的局限性,分析得出只需要對P幀進(jìn)行相應(yīng)處理即可改進(jìn)場景變換對視頻質(zhì)量的影響,完成對TM5的算法的改進(jìn)。通過性能估算和電路仿真,各模塊的吞吐率能夠滿足轉(zhuǎn)碼系統(tǒng)的要求。

    標(biāo)簽: MPEG2 FPGA 頻率 碼率

    上傳時(shí)間: 2013-07-22

    上傳用戶:shinesyh

  • 基于FPGA的數(shù)字下變頻器

    本文設(shè)計(jì)和實(shí)現(xiàn)了基于FPGA的數(shù)字下變頻器DDC,用于寬帶數(shù)字中頻軟件無線電接收機(jī)中。采用自上向下的模塊化設(shè)計(jì)方法,將DDC的功能劃分為基本單元,實(shí)現(xiàn)這些功能模塊并組成模塊庫。在具體應(yīng)用時(shí),優(yōu)化配置各個(gè)模塊來滿足具體無線通信系統(tǒng)性能的要求。這樣做比傳統(tǒng)ASIC數(shù)字下變頻器具有更好的可編程性和靈活性,從而滿足不同的工程設(shè)計(jì)需求。 首先闡述了軟件無線電中關(guān)鍵的數(shù)字信號處理技術(shù),包括中頻處理中的下變頻技術(shù)、抽取技術(shù)以及帶通采樣技術(shù)。利用MATLAB的Simulink完成了對系統(tǒng)的設(shè)計(jì)與仿真,驗(yàn)證了設(shè)計(jì)的正確性。之后用QuartusII進(jìn)行了基于FPGA抽取濾波器和NCO等關(guān)鍵模塊的設(shè)計(jì),編譯后進(jìn)行了時(shí)序仿真,最后在PCB板上實(shí)現(xiàn)了實(shí)際電路并應(yīng)用于工程項(xiàng)目中。

    標(biāo)簽: FPGA 數(shù)字下變頻

    上傳時(shí)間: 2013-08-05

    上傳用戶:lishuoshi1996

  • 基于FPGA的數(shù)字下變頻研究實(shí)現(xiàn)

    本文主要對數(shù)字下變頻器的FPGA實(shí)現(xiàn)方法進(jìn)行了研究分析,重點(diǎn)完成了其主要模塊的設(shè)計(jì)驗(yàn)證,最后進(jìn)行了初步的系統(tǒng)級驗(yàn)證。目標(biāo)任務(wù)是利用FPGA實(shí)現(xiàn)一個(gè)單通道專用數(shù)字下變頻芯片,以目前得到廣泛應(yīng)用的、代表單通道DDC器件領(lǐng)先水平的產(chǎn)品——美國Intersil公司的HSP50214B為設(shè)計(jì)目標(biāo),在整體結(jié)構(gòu)和一些參數(shù)上參考了該芯片的設(shè)計(jì)。 本文在深入學(xué)習(xí)軟件無線電理論基礎(chǔ)、數(shù)字信號處理的相關(guān)等相關(guān)知識的基礎(chǔ)上,分析研究了基于FPGA的軟件無線電數(shù)字下變頻技術(shù)實(shí)現(xiàn)方法,設(shè)計(jì)實(shí)現(xiàn)的主要工作是設(shè)定整體系統(tǒng)方案、進(jìn)行模塊劃分和接口定義;對各個(gè)設(shè)計(jì)中主要的相關(guān)算法進(jìn)行分析比較,確定模塊的實(shí)現(xiàn)方式;運(yùn)用FPGA的設(shè)計(jì)方法,完成數(shù)字下變頻器中NCO、CIC積分梳狀濾波抽取器和FIR濾波器等關(guān)鍵模塊分析設(shè)計(jì)、及其仿真等;最后在Altera公司的StratixII EP2S60的專用開發(fā)板上進(jìn)行系統(tǒng)的初步調(diào)試與測試。由于系統(tǒng)的復(fù)雜性、時(shí)間和個(gè)人精力等因素,本文完成了模塊的邏輯設(shè)計(jì)及仿真驗(yàn)證,系統(tǒng)總體的整合、仿真驗(yàn)證還未徹底完成。但是已經(jīng)得到驗(yàn)證結(jié)果表明,此次的設(shè)計(jì)結(jié)構(gòu)和思想是正確的,本人下一步需要做的工作就是完成系統(tǒng)整體的仿真和驗(yàn)證,并將其功能加以完善。

    標(biāo)簽: FPGA 數(shù)字下變頻

    上傳時(shí)間: 2013-04-24

    上傳用戶:sunjet

  • 基于FPGA的圖像處理算法及壓縮編碼

    本文以“機(jī)車車輛輪對動態(tài)檢測裝置”為研究背景,以改進(jìn)提升裝置性能為目標(biāo),研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上實(shí)現(xiàn)圖像采集控制、圖像處理算法、JPEG(Joint Photographic Expert Group)壓縮編碼標(biāo)準(zhǔn)的基本系統(tǒng)。本文使用硬件描述語言Verilog,以RedLogic的RVDK開發(fā)板作為硬件平臺,在開發(fā)工具OUARTUS2 6.0和MODELSIM SE 6.1B環(huán)境中完成軟核的設(shè)計(jì)與仿真驗(yàn)證。 數(shù)據(jù)采集部分完成的功能是將由模擬攝像機(jī)拍攝到的圖像信號進(jìn)行數(shù)字化,然后從數(shù)據(jù)流中提取有效數(shù)據(jù),加以適當(dāng)裁剪,最后將奇偶場圖像數(shù)據(jù)合并成幀,存儲到存儲器中。數(shù)字化及碼流產(chǎn)生的功能由SAA7113芯片完成,由FPGA對SAA7113芯片初始化設(shè)置、控制,并對數(shù)字化后的數(shù)據(jù)進(jìn)行操作。 圖像處理算法部分考慮到實(shí)時(shí)性與算法復(fù)雜度等因素,從裝置的圖像處理流程中有選擇性地實(shí)現(xiàn)了直方圖均衡化、中值濾波與邊緣檢測三種圖像處理算法。 壓縮編碼部分依據(jù)JPEG標(biāo)準(zhǔn)基本系統(tǒng)順序編碼模式,在FPGA上實(shí)現(xiàn)了DCT(Discrete Cosine Transform)變換、量化、Zig-Zag掃描、直流系數(shù)DPCM(Differential Pulse Code Modulation)編碼、交流系數(shù)RLC(Run Length code)編碼、霍夫曼編碼等主要步驟,最后用實(shí)際的圖像數(shù)據(jù)塊對系統(tǒng)進(jìn)行了驗(yàn)證。

    標(biāo)簽: FPGA 圖像處理 壓縮編碼 算法

    上傳時(shí)間: 2013-04-24

    上傳用戶:qazwsc

  • 基于FPGA的中頻數(shù)字化若干關(guān)鍵算法

    軟件無線電技術(shù)自20世紀(jì)90年代提出以后,在許多通信系統(tǒng)中得到了廣泛應(yīng)用。本文研究了一種軟件無線電數(shù)字通信系統(tǒng)方案的設(shè)計(jì),并著重研究了其中中頻處理單元的設(shè)計(jì)和實(shí)現(xiàn)。針對實(shí)際應(yīng)用,本文提出了一個(gè)基于FPGA和DSP的軟件無線電中頻/基帶數(shù)字化處理系統(tǒng)的設(shè)計(jì)方案。該系統(tǒng)的特點(diǎn)是所有的中頻信號處理算法全部由軟件實(shí)現(xiàn),它主要包括高速A/D、超大規(guī)模FPGA芯片、高速DSP芯片和外部存儲器等,其中超大規(guī)模FPGA芯片和高速的DSP芯片是系統(tǒng)的核心。DSP芯片采用的是TI公司的C6416,F(xiàn)PGA芯片采用的是Xilinx公司的XC2V2000FG676,既兼顧速度和靈活性,又具有較強(qiáng)的通用性。 本文根據(jù)“基于FPGA的中頻數(shù)字化處理平臺的建立及若干關(guān)鍵算法的實(shí)現(xiàn)”研究課題,主要完成了軟件無線電通信系統(tǒng)中頻數(shù)字化若干關(guān)鍵算法實(shí)現(xiàn)的任務(wù),具體包括通用數(shù)字中頻板的設(shè)計(jì)、中頻板上FPGA和DSP、D/A的接口設(shè)計(jì)、各種數(shù)字通信關(guān)鍵技術(shù)(數(shù)字上/下變頻、調(diào)制解調(diào)、信道編譯碼、交織解交織等)的FPGA實(shí)現(xiàn)。本文研究的系統(tǒng)分別在Matlab、ISE、Modelsim、Visual DSP++、ChipScope Pro等軟件中進(jìn)行了仿真和驗(yàn)證,并已交付使用。結(jié)果表明,本文提出的方案正確可行,達(dá)到了預(yù)定要求。本文的工作對其它軟件無線電系統(tǒng)的實(shí)現(xiàn)也具有較大的參考價(jià)值。

    標(biāo)簽: FPGA 中頻數(shù)字化 關(guān)鍵算法

    上傳時(shí)間: 2013-04-24

    上傳用戶:thinode

  • 交織與解交織的算法研究及FPGA實(shí)現(xiàn)

    本文主要研究了數(shù)字聲音廣播系統(tǒng)(DAB)內(nèi)交織器與解交織器的算法及硬件實(shí)現(xiàn)方法。時(shí)間交織器與解交織器的硬件實(shí)現(xiàn)可以有幾種實(shí)現(xiàn)方案,本文對其性能進(jìn)行了分析比較,選擇了一種工程中實(shí)用的設(shè)計(jì)方案進(jìn)行設(shè)計(jì),并將設(shè)計(jì)結(jié)果以FPGA設(shè)計(jì)驗(yàn)證。時(shí)間解交織器的交織速度、電路面積、占用內(nèi)存、是設(shè)計(jì)中主要因素,文中采用了單口SRAM實(shí)現(xiàn),減少了對存儲器的使用,利用lC設(shè)計(jì)的優(yōu)化設(shè)計(jì)方法來改善電路的面積。硬件實(shí)現(xiàn)是采用工業(yè)EDA標(biāo)準(zhǔn)Top-to-Down設(shè)計(jì)思想來設(shè)計(jì)時(shí)間解交織,使用verilogHDL硬件描述語言來描述解交織器,用Cadence Nc-verilog進(jìn)行仿真,Debussy進(jìn)行debug,在Altera公司的FPGA開發(fā)板上進(jìn)行測試,然后用ASIC實(shí)現(xiàn)。測試結(jié)果證明:時(shí)間解交織器的輸出正確,實(shí)現(xiàn)速度較快,占用面積較小。

    標(biāo)簽: FPGA 算法研究

    上傳時(shí)間: 2013-04-24

    上傳用戶:梧桐

主站蜘蛛池模板: 台中县| 宁蒗| 罗江县| 西贡区| 凤凰县| 浦城县| 沙田区| 繁峙县| 大足县| 杭州市| 盘锦市| 阳江市| 饶河县| 乌拉特中旗| 中山市| 衡南县| 襄城县| 搜索| 罗平县| 江口县| 通化县| 双城市| 金乡县| 通河县| 宜州市| 扎兰屯市| 米泉市| 黄山市| 连城县| 栾城县| 丽江市| 建阳市| 定日县| 搜索| 汶上县| 肇源县| 青岛市| 皋兰县| 太湖县| 六盘水市| 茌平县|