MATLAB仿真通信PSK誤碼分析，主要用來(lái)測(cè)試SNR從0到10時(shí)的系統(tǒng)性能-MATLAB simulation PSK communication error analysis
上傳時(shí)間： 2013-04-24
上傳用戶：924484786
卷積碼是無(wú)線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點(diǎn)，被認(rèn)為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實(shí)現(xiàn)約束長(zhǎng)度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點(diǎn)討論了決定Viterbi算法復(fù)雜度和譯碼性能的關(guān)鍵因素，在此基礎(chǔ)上設(shè)計(jì)了采用“串-并”結(jié)合運(yùn)算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測(cè)試通過(guò)。本文的主要工作如下： 1.對(duì)輸入數(shù)據(jù)采用了二比特四電平量化的軟判決方式，對(duì)歐氏距離的計(jì)算方法進(jìn)行了簡(jiǎn)化，以便于用硬件電路方式實(shí)現(xiàn)。 2.對(duì)ACS運(yùn)算單元采用了“串-并”結(jié)合的運(yùn)算方式，和全并行的設(shè)計(jì)相比，在滿足譯碼速度的同時(shí)，節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲(chǔ)器的組織方式，簡(jiǎn)化了控制模塊的邏輯電路，優(yōu)化了系統(tǒng)的時(shí)序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統(tǒng)的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設(shè)計(jì)的復(fù)雜度。 4.本文中設(shè)計(jì)了一個(gè)仿真平臺(tái)，采用Modelsim仿真器對(duì)設(shè)計(jì)進(jìn)行了功能仿真，結(jié)果完全正確。同時(shí)提出了一種在被測(cè)設(shè)計(jì)內(nèi)部插入監(jiān)視器的調(diào)試方法，巧妙地利用了Matlab算法仿真程序的輸出結(jié)果，提高了追蹤錯(cuò)誤的效率。 5.該設(shè)計(jì)在Altera EP1C20 FPGA芯片上通過(guò)測(cè)試，最大運(yùn)行時(shí)鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對(duì)譯碼器的綜合結(jié)果和Altera設(shè)計(jì)的Viterbi譯碼器IP核進(jìn)行了性能比較，比較結(jié)果證明本文中設(shè)計(jì)的Viterbi譯碼器具有很高的工程實(shí)用價(jià)值。
標(biāo)簽： Viterbi FPGA 軟判決 譯碼器
上傳時(shí)間： 2013-07-23
上傳用戶：葉山豪
本文主要介紹了基于FPGA的無(wú)線信道盲均衡器的設(shè)計(jì)與實(shí)現(xiàn),在算法上選擇了比較成熟的DDLMS和CMA相結(jié)合的算法,結(jié)構(gòu)上采用四路正交FIR濾波器模型.在設(shè)計(jì)的過(guò)程中我們采取了用MATLAB進(jìn)行算法仿真,VerilogHDL語(yǔ)言進(jìn)行FPGA設(shè)計(jì)的策略.在硬件描述語(yǔ)言的設(shè)計(jì)流程中,信道盲均衡器運(yùn)用了Top-Down的模塊化設(shè)計(jì)方法,大大縮短了設(shè)計(jì)周期,提高了系統(tǒng)的穩(wěn)定性和可擴(kuò)展性.測(cè)試結(jié)果表明均衡器所有的性能指標(biāo)均達(dá)到預(yù)定目標(biāo),且工作性能良好,均衡效果較為理想,能夠滿足指標(biāo)要求.本課題所設(shè)計(jì)和實(shí)現(xiàn)的信道盲均衡器,為FPGA芯片設(shè)計(jì)技術(shù)做了有益的探索性嘗試,對(duì)今后無(wú)線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計(jì)運(yùn)用有著積極的借鑒意義.
標(biāo)簽： FPGA 無(wú)線信道 仿真 均衡器
上傳時(shí)間： 2013-05-28
上傳用戶：huyiming139
傅里葉變換是信號(hào)處理領(lǐng)域中較完善、應(yīng)用較廣泛的一種分析手段.但傅里葉變換只是一種時(shí)域或頻域的分析方法,它要求信號(hào)具有統(tǒng)計(jì)平穩(wěn),即時(shí)不變的特性.但是實(shí)際應(yīng)用中存在很多非平穩(wěn)信號(hào),它們并不能很好的用傅立葉變換來(lái)處理.小波變換的出現(xiàn)解決了這個(gè)問(wèn)題,它在處理非平穩(wěn)信號(hào)方面具有傅立葉變換無(wú)法比擬的優(yōu)越性.小波變換在通信技術(shù)、信號(hào)處理、地球物理、水利電力、醫(yī)療等領(lǐng)域中獲得了日益廣泛的應(yīng)用.小波變換的研究成為了當(dāng)今學(xué)術(shù)界的一個(gè)熱點(diǎn).隨著現(xiàn)代數(shù)字信號(hào)處理朝著高速實(shí)時(shí)的方向發(fā)展,純軟件的程序式信號(hào)處理方法越來(lái)越不能滿足實(shí)際應(yīng)用的需求,因此人們希望用硬件電路來(lái)實(shí)現(xiàn)高速信號(hào)處理問(wèn)題.基于以上原因,該文在研究了小波變換的基本理論和特點(diǎn)的基礎(chǔ)上,重點(diǎn)研究了小波變換的VLSI電路構(gòu)架,并用FPGA實(shí)現(xiàn)了它的功能.毫無(wú)疑問(wèn),該文所做的具體工作在理論和實(shí)踐上都有參考價(jià)值.論文中,在簡(jiǎn)單介紹了小波變換的基本理論、特點(diǎn)和應(yīng)用;對(duì)信號(hào)小波變換分解,重構(gòu)的MATLAB算法進(jìn)行了分析,為硬件實(shí)現(xiàn)奠定了理論基礎(chǔ).論文在研究了小波核心算法MALLAT算法的基礎(chǔ)上,以直觀的圖形方式描述了算法的流程圖;并由此提出了基于VLSI的電路模塊架構(gòu).根據(jù)上述模塊結(jié)構(gòu),對(duì)相關(guān)模塊進(jìn)行了硬件描述語(yǔ)言(VERILOG-HDL)的建模,并且在仿真平臺(tái)上(ACTIVE-HDL)進(jìn)行了仿真.在仿真正確的前提下,該文選用了EP20K100BC356-1V芯片作為目標(biāo)器件進(jìn)行了綜合和后仿真,并且將仿真結(jié)果通過(guò)MATLAB與理論參數(shù)進(jìn)行了比較,結(jié)果表明設(shè)計(jì)是正確的.對(duì)設(shè)計(jì)中存在的誤差和部分模塊的進(jìn)一步優(yōu)化,該文也作了分析和說(shuō)明,為下一步實(shí)現(xiàn)通用IP核設(shè)計(jì)奠定了基礎(chǔ).
上傳時(shí)間： 2013-06-27
上傳用戶：zhaoq123
正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，它具有頻譜利用率高、抗多徑能力強(qiáng)等特點(diǎn)，在寬帶無(wú)線多媒體通信領(lǐng)域中受到了廣泛的關(guān)注。 OFDM系統(tǒng)可分為連續(xù)工作模式和突發(fā)工作模式。在IEEE802.11a、HiperLANType2等無(wú)線局域網(wǎng)標(biāo)準(zhǔn)中采用了OFDM的突發(fā)工作模式，該模式下的接收機(jī)首先對(duì)符合某種特定格式的幀做出檢測(cè)。本文介紹了一種基于最小錯(cuò)誤概率準(zhǔn)則的幀檢測(cè)算法，提出了該算法的FPGA實(shí)現(xiàn)方案。 同步技術(shù)是OFDM最關(guān)鍵的技術(shù)之一，它包括載波頻率同步和符號(hào)同步。載波頻率同步是為了糾正接收端相對(duì)于發(fā)送端的載波頻率偏移，以保證子載波間的正交性；符號(hào)同步確定OFDM符號(hào)有用數(shù)據(jù)信息的開始時(shí)刻，也就是確定FFT窗的開始時(shí)刻。本文首先介紹了一種基于自相關(guān)的載波頻率同步算法，給出了它的FPGA實(shí)現(xiàn)方案，重點(diǎn)講述了其中用到的Cordic算法及其實(shí)現(xiàn)；然后介紹了分別基于互相關(guān)和自相關(guān)的兩種符號(hào)同步算法，給出了各自的FPGA實(shí)現(xiàn)方案，從實(shí)現(xiàn)的角度比較了兩種算法的優(yōu)缺點(diǎn)，并且在FPGA設(shè)計(jì)中體現(xiàn)了面積復(fù)用和流水線操作的設(shè)計(jì)思想。 文章最后介紹了系統(tǒng)調(diào)試的情況，總結(jié)出一種ChipScopePro與Matlab相結(jié)合的調(diào)試方法，該方法在FPGA調(diào)試方面具有一定的通用性。
上傳時(shí)間： 2013-07-16
上傳用戶：Killerboo
LDPC(低密度奇偶校驗(yàn)碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實(shí)際通信系統(tǒng)是本課題的研究重點(diǎn)。實(shí)際通信要求在LDPC碼長(zhǎng)盡量短、碼率盡量高及硬件可實(shí)現(xiàn)的前提下，結(jié)合連續(xù)相位MSK調(diào)制，滿足歸一化信噪比SNR=2dB時(shí)，系統(tǒng)誤碼率低于10-4。根據(jù)課題背景，本文主要研究基于FPGA的LDPC編碼器設(shè)計(jì)與實(shí)現(xiàn)。 LDPC碼的編碼復(fù)雜度往往與其幀長(zhǎng)的平方成正比，編碼復(fù)雜度大，成為編碼硬件實(shí)現(xiàn)的一個(gè)障礙；論文針對(duì)實(shí)際系統(tǒng)的預(yù)期指標(biāo)，通過(guò)對(duì)多種矩陣構(gòu)造算法的預(yù)選方案及影響LDPC碼性能參數(shù)仿真分析，基于1/2碼率，1024和2048兩種幀長(zhǎng)，設(shè)計(jì)了三種編碼器的備選方案，分別為直接下三角編碼器，串行準(zhǔn)循環(huán)編碼器和二階準(zhǔn)循環(huán)編碼器。 對(duì)于每種編碼器，分別設(shè)計(jì)了其整體結(jié)構(gòu)，并對(duì)每種編碼器的功能模塊進(jìn)行深入研究，設(shè)計(jì)完成后利用第3方軟件MODELSIM對(duì)編碼器進(jìn)行了時(shí)序仿真；根據(jù)時(shí)序仿真結(jié)果和綜合報(bào)告對(duì)三種編碼方案進(jìn)行比較，最終選擇串行準(zhǔn)循環(huán)編碼器作為硬件實(shí)現(xiàn)的編碼方案。 最后，在FPGA中硬件實(shí)現(xiàn)了串行準(zhǔn)循環(huán)編碼器并對(duì)其進(jìn)行測(cè)試，利用MATLAB仿真程序和串口通信工具最終驗(yàn)證了這種編碼器的正確性和硬件可實(shí)現(xiàn)性。
標(biāo)簽： LDPC FPGA 編碼器 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-08-02
上傳用戶：林魚2016
LDPC碼以其接近Shannon極限的優(yōu)異性能在編碼界引起了轟動(dòng)，成為研究的熱點(diǎn)。隨著研究的不斷深入和技術(shù)的發(fā)展，目前，LDPC碼已經(jīng)被多個(gè)通信系統(tǒng)定為信道編碼方案，并被應(yīng)用到第二代數(shù)字視頻廣播衛(wèi)星(DVB—S2)通信系統(tǒng)中。由于LDPC碼譯碼過(guò)程中所涉及的數(shù)據(jù)量龐大，譯碼時(shí)序控制復(fù)雜，如何實(shí)現(xiàn)LDPC碼譯碼器成為了人們研究的重點(diǎn)。 論文以基于FPGA實(shí)現(xiàn)LDPC碼譯碼器為研究目標(biāo)，主要對(duì)譯碼算法選擇、譯碼數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、譯碼算法關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和譯碼的時(shí)序控制進(jìn)行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點(diǎn)分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法，并對(duì)四種譯碼算法的糾錯(cuò)性能和譯碼復(fù)雜度進(jìn)行比較論證，選出適合硬件實(shí)現(xiàn)的譯碼方案。結(jié)合通信系統(tǒng)，對(duì)譯碼算法進(jìn)行仿真分析，確定了譯碼算法的各個(gè)參數(shù)值和譯碼量化方案。 在系統(tǒng)仿真分析論證的基礎(chǔ)之上，以歸一化最小和譯碼算法為理論方案，利用硬件描述語(yǔ)言編寫譯碼功能模塊，并基于FPGA實(shí)現(xiàn)了固定譯碼長(zhǎng)度的LDPC碼譯碼器，利用MATLAB和Modelsim分別對(duì)譯碼器進(jìn)行了功能驗(yàn)證和時(shí)序驗(yàn)證，最后模擬通信系統(tǒng)完成了譯碼器的硬件測(cè)試。
標(biāo)簽： LDPC FPGA 譯碼器 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-04-24
上傳用戶：1234567890qqq
本論文是以GSM基站系統(tǒng)為對(duì)象研究了軟件無(wú)線電思想在移動(dòng)通信中應(yīng)用的可行性，通過(guò)構(gòu)造一個(gè)具有開放性、標(biāo)準(zhǔn)化、模塊化的通用硬件平臺(tái)，用軟件來(lái)完成各種功能。 本文首先從整體上介紹了GSM移動(dòng)通信系統(tǒng)及其實(shí)現(xiàn)過(guò)程，通過(guò)大量的Matlab仿真詳細(xì)論述了GSM蜂窩通信系統(tǒng)中的語(yǔ)音編碼、信道編碼、交織、加密、調(diào)制等技術(shù)。 其次，文中介紹了GSM信道編碼規(guī)則，其中重點(diǎn)闡述了CRC、卷積碼和交織碼的基本原理和算法實(shí)現(xiàn)，并完成了三者編碼譯碼的軟件設(shè)計(jì)，采用FPGA技術(shù)實(shí)現(xiàn)并驗(yàn)證了設(shè)計(jì)的正確性。 最后，對(duì)GMSK調(diào)制和解調(diào)的原理及特點(diǎn)進(jìn)行論述，并提出了軟件實(shí)現(xiàn)的可行性方案，為下一步的軟件設(shè)計(jì)打下了堅(jiān)實(shí)的基礎(chǔ)。硬件試驗(yàn)平臺(tái)是軟件實(shí)現(xiàn)的基礎(chǔ)，因此，文中進(jìn)行了詳細(xì)的分析與設(shè)計(jì)，并給出了部分電路設(shè)計(jì)圖，對(duì)相關(guān)課題的研究具有一定的指導(dǎo)意義和參考價(jià)值。
上傳時(shí)間： 2013-07-11
上傳用戶：plsee
第三代移動(dòng)通信系統(tǒng)及技術(shù)是目前通信領(lǐng)域的研究熱點(diǎn)。本系統(tǒng)采用了第三代移動(dòng)通信系統(tǒng)的部分關(guān)鍵技術(shù)，采用直接序列擴(kuò)頻方式實(shí)現(xiàn)多路寬帶信號(hào)的碼分復(fù)用傳輸。在系統(tǒng)設(shè)計(jì)中，我們綜合考慮了系統(tǒng)性能要求，功能實(shí)現(xiàn)復(fù)雜度與系統(tǒng)資源利用率，選擇了并行導(dǎo)頻體制、串行滑動(dòng)相關(guān)捕獲方式、延遲鎖相環(huán)跟蹤機(jī)制、導(dǎo)頻信道估計(jì)方案和相干解擴(kuò)方式，并在Quartus軟件平臺(tái)上采用VHDL語(yǔ)言，在FPGA芯片CycloneEP1C12Q240C8上完成了系統(tǒng)設(shè)計(jì)。通過(guò)對(duì)硬件測(cè)試板的測(cè)試表明文中介紹的方案和設(shè)計(jì)方法是可行和有效的。并在測(cè)試的基礎(chǔ)上對(duì)系統(tǒng)提出了改進(jìn)意見。
標(biāo)簽： FPGA 多路 分 通信系統(tǒng)
上傳時(shí)間： 2013-06-27
上傳用戶：fzy309228829
1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的性能在編碼界引起了轟動(dòng)，并成為研究的熱點(diǎn)。隨著研究的不斷深入和技術(shù)的發(fā)展，目前，Turbo碼已經(jīng)應(yīng)用到很多實(shí)際通信系統(tǒng)中。同時(shí)，如何實(shí)現(xiàn)Turbo碼編譯碼器成為了人們研究的重點(diǎn)。 論文以基于FPGA實(shí)現(xiàn)Turbo碼編譯碼器為研究目標(biāo)，首先分析了Turbo碼的基本編譯碼原理和3GPP標(biāo)準(zhǔn)的Turbo碼編碼結(jié)構(gòu)。然后分析了MAP譯碼算法，Log-MAP譯碼算法和Max-Log-MAP譯碼算法，接著仔細(xì)分析了對(duì)系統(tǒng)性能影響的各個(gè)參數(shù)并逐一進(jìn)行選擇，最后對(duì)各個(gè)選擇的系統(tǒng)進(jìn)行仿真，對(duì)仿真的結(jié)果進(jìn)行比較論證，確定滿足系統(tǒng)性能要求的各個(gè)參數(shù)。 論文在系統(tǒng)仿真分析論證的基礎(chǔ)之上，進(jìn)行了Turbo碼編碼器的設(shè)計(jì)實(shí)現(xiàn)和硬件測(cè)試，選擇Max-Log-MAP譯碼算法進(jìn)行了Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)和硬件測(cè)試。最后完成整個(gè)通信系統(tǒng)的搭建和調(diào)試。主要針對(duì)FPGA實(shí)現(xiàn)的數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、Max-Log-MAP算法子譯碼器關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和譯碼的時(shí)序控制進(jìn)行了深入研究，完成了固定譯碼長(zhǎng)度的Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)，并利用ModelSim和MATLAB分別對(duì)譯碼器進(jìn)行了時(shí)序功能驗(yàn)證和FPGA定點(diǎn)仿真測(cè)試。
上傳時(shí)間： 2013-05-30
上傳用戶：www240697738
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
