本原碼是基于Verilog HDL語言的FPGA原程序，主要用于測頻率，特點主要是可以更快地測頻。實時性更高。
標(biāo)簽： Verilog FPGA HDL 語言
上傳時間： 2013-09-01
上傳用戶：1417818867
文件中包含有用fpga實現(xiàn)isp接口的源碼，以及和處理器接口，測試時處理器是ARM7。
標(biāo)簽： fpga isp 接口 源碼
上傳用戶：Aeray
CPLD FPGA常用protel庫.rar
標(biāo)簽： protel CPLD FPGA
上傳用戶：咔樂塢
好東西，拿出來分享，清華FPGA講義，自學(xué)的好材料。歡迎下載！
標(biāo)簽： FPGA 清華 講義
上傳用戶：xjy441694216
一些關(guān)于FPGA的重要的PING語句，相當(dāng)好的東西
標(biāo)簽： FPGA PING
上傳用戶：13517191407
數(shù)字信號處理在FPGA上實現(xiàn)的經(jīng)典教材，本書詳細(xì)介紹了數(shù)字信號處理的算法，以及其在FPGA上用硬件描述語言實現(xiàn)
標(biāo)簽： FPGA 數(shù)字信號處理 教材
上傳用戶：frank1234
FPGA設(shè)計中常要考慮降低功耗，其中介紹了一些很實用的辦法。
標(biāo)簽： FPGA 低功耗
上傳用戶：yqs138168
FPGA-CPLD_DesignTool,事例程序陸續(xù)上傳請需要的朋友下載
標(biāo)簽： FPGA-CPLD_DesignTool 程序
上傳用戶：lvzhr
數(shù)字信號處理的FPGA實現(xiàn)(第二版）書的源代碼。
標(biāo)簽： FPGA 數(shù)字信號處理 源代碼
上傳用戶：wangzhen1990
CPLD/FPGA設(shè)計中的時鐘應(yīng)用講解 及其實例
標(biāo)簽： CPLD FPGA 時鐘
上傳用戶：3到15
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
