<s id="e4acu"></s>
用verilog寫的4*4小鍵盤按鍵檢測程序。本工程已經(jīng)編譯好。可以直接在Atera DE1 Fpga開發(fā)板上運(yùn)行
標(biāo)簽： verilog Atera Fpga DE1
上傳時(shí)間： 2016-09-17
上傳用戶：fnhhs
離散余弦變換及反離散余弦變換的HDL代碼及測試文件。包括VHDL及Verilog版本。可用途JPEG及MEPG壓縮算法。
標(biāo)簽： Verilog VHDL JPEG MEPG
上傳時(shí)間： 2013-11-25
上傳用戶：ynwbosss
用于FPGA的huffman算法的HDL編碼，包括VHDL及Verilog代碼。可用于JPEG及MPEG壓縮算法。
標(biāo)簽： huffman FPGA HDL 算法
上傳時(shí)間： 2016-09-19
上傳用戶：zsjinju
用于FPGA的量化算法的HDL編碼，包括VHDL及Verilog代碼。可用于JPEG及MPEG壓縮算法。
標(biāo)簽： FPGA HDL 量化算法 編碼
上傳時(shí)間： 2013-12-25
上傳用戶：liansi
用于FPGA的反量化算法的HDL編碼，包括VHDL及Verilog代碼。可用于JPEG及MPEG壓縮算法。
上傳用戶：kikye
用于FPGA的變長編碼算法的HDL編碼，包括VHDL及Verilog代碼。可用于JPEG及MPEG壓縮算法。
標(biāo)簽： FPGA HDL 編碼算法 編碼
上傳時(shí)間： 2013-12-06
上傳用戶：陽光少年2016
用于FPGA的Z變化算法的HDL編碼，包括VHDL及Verilog代碼。可用于JPEG及MPEG壓縮算法。
標(biāo)簽： FPGA HDL 變化 算法
上傳用戶：王楚楚
用FPGA verilog hdl實(shí)現(xiàn)千兆以太網(wǎng)MAC。
標(biāo)簽： verilog FPGA hdl MAC
上傳時(shí)間： 2014-01-12
上傳用戶：yuanyuan123
sender的verilog 利用fpga實(shí)現(xiàn)
標(biāo)簽： verilog sender fpga
上傳時(shí)間： 2013-12-13
上傳用戶：一諾88
Verilog實(shí)現(xiàn) spi接口的FPGA實(shí)現(xiàn) 通過仿真，修改后即可應(yīng)用
標(biāo)簽： Verilog FPGA spi 接口
上傳時(shí)間： 2016-10-01
上傳用戶：shus521
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
