日韩美女国产精品,国产白丝精品91爽爽久久,咪咪网在线视频

fpga-jpeg-VERILOG

很好的幾個FPGA工程設計實例，Verilog編寫

很好的幾個FPGA工程，對提高FPGA設計有一定的幫助（注：代碼為Verilog編寫）。

標簽： Verilog FPGA 工程設計實例

上傳時間： 2013-08-21

上傳用戶：英雄
FPGA Verilog

FPGA Verilog,雙向端口的研究,比較全,由ASSIGN和ALWAYS模塊組成,測試可用

標簽： Verilog FPGA

上傳時間： 2013-08-22

上傳用戶：longlong12345678
這是我寫的一個關于fpga verilog的程序希望有對初學著有幫助

這是我寫的一個關于fpga verilog的程序希望有對初學著有幫助

標簽： verilog fpga 程序

上傳時間： 2013-08-23

上傳用戶：gundamwzc
用Verilog實現基于FPGA的通用分頻器

用Verilog實現基于FPGA的通用分頻器

標簽： Verilog FPGA 分頻器

上傳時間： 2013-08-30

上傳用戶：xingyuewubian
基于fpga的JPEG編解碼器設計

基于fpga的JPEG編解碼器設計，采用流水線優化解決時間并行性問題，提高DCT/IDCT模塊的運行速度。

標簽： fpga JPEG 編解碼器

上傳時間： 2013-08-31

上傳用戶：taa123456
實現音樂播放的FPGA的實驗源碼（Verilog語言）

這是一個FPGA的實驗源碼，可以實現對一段音樂的播放。用Verilog語言編寫的，對初學者會有一定的幫助。

標簽： Verilog FPGA 音樂播放實驗

上傳時間： 2013-09-01

上傳用戶：13215175592
基于Verilog HDL語言的FPGA源程序

本原碼是基于Verilog HDL語言的FPGA原程序，主要用于測頻率，特點主要是可以更快地測頻。實時性更高。

標簽： Verilog FPGA HDL 語言

上傳時間： 2013-09-01

上傳用戶：1417818867
采用Verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來

采用Verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來

標簽： Verilog FPGA 語言控制

上傳時間： 2013-09-01

上傳用戶：喵米米米
基于FPGA的JPEG壓縮編碼的研究與實現.rar

隨著移動終端、多媒體、通信、圖像掃描技術的發展，圖像應用日益廣泛，壓縮編碼技術對圖像處理中大量數據的存儲和傳輸至關重要。同時， FPGA單片規模的不斷擴大，在FPGA芯片內實現復雜的數字信號處理系統也成為現實，因此采用FPGA實現圖像壓縮已成為一種必然趨勢。JPEG靜態圖像壓縮標準應用非常廣泛，是圖像壓縮中主要的標準之一。研究JPEG圖像壓縮在FPGA上的實現，具有廣闊的應用背景。論文從實際工程應用出發，通過設計圖像壓縮的IP核，完成JPEG壓縮算法在FPGA上的實現。首先闡述JPEG基本模式的壓縮編碼的標準，然后在設計規劃過程中，采用SOC的設計思想，給出整個系統的內部結構、層次劃分，對各個模塊的HDL實現進行詳細的描述，最后完成整體驗證。方案采用了IP核復用的設計技術，基于Xilinx公司本身的IP核，進行了再次開發。在研究JPEG標準的核心算法DCT的基礎上，加以改進，設計了適合器件結構的基于DA算法的DCT變換的IP核。通過結構和算法的優化，提高了速度，減少占用過多的片內資源。設計基于Xilinx的Virtex- II系列的FPGA的硬件平臺,在ISE7.1中編譯綜合，最后通過Modelsim仿真驗證。分辨率為352×288大小的源圖像，在不同的壓縮等級設置下，均測試通過。仿真驗證的結果表明：基于FPGA的JPEG壓縮編碼占用較少的硬件資源，可在較高的工作頻率下運行，設計在速度和資源利用率方面達到了較優的狀態，能夠滿足一般圖像壓縮的要求。整個設計可以作為單獨的JPEG編碼芯片也可以作為IP核添加到其他系統中去，具有一定的使用價值。

標簽： FPGA JPEG 壓縮編碼

上傳時間： 2013-04-24

上傳用戶：nairui21
基于FPGA的圖像壓縮系統的設計與實現.rar

隨著信息技術和計算機技術的飛速發展，數字信號處理已經逐漸發展成一門關鍵的技術科學。圖像處理作為一種重要的現代技術，己經在通信、航空航天、遙感遙測、生物醫學、軍事、信息安全等領域得到廣泛的應用。圖像處理特別是高分辨率圖像實時處理的實現技術對相關領域的發展具有深遠意義。另外，現場可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結合，大大變革了電子系統的設計方法，加速了系統的設計進程，為圖像壓縮系統的實現提供了硬件支持和軟件保障。本文主要包括以下幾個方面的內容： (1)結合某工程的具體需求，設計了一種基于FPGA的圖像壓縮系統，核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存儲器件選用MICRON公司的MT48LC4M16A2SDRAM，圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實現了JPEG-LS標準中的基本算法，為課題組成員進行算法改進提供了有力支持。 (3)用Verilog硬件描述語言設計并實現了SDRAM控制器模塊，使核心壓縮模塊能夠方便靈活地訪問片外存儲器。 (4)構建了圖像壓縮系統的測試平臺，對實現的SDRAM控制器模塊和JPEG-LS基本算法模塊進行了軟件仿真測試和硬件測試，驗證了其功能的正確性。

標簽： FPGA 圖像壓縮系統

上傳時間： 2013-04-24

上傳用戶：a3318966