亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件

登錄| 注冊

fpga-jpeg-verilog

基于Verilog HDL設(shè)計(jì)的多功能數(shù)字鐘

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
基于FPGA的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
verilog寫的回波抵消程序

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
包含UART口的VERILOG源程序

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
課程設(shè)計(jì)要求設(shè)計(jì)并用FPGA實(shí)現(xiàn)一個(gè)數(shù)字頻率計(jì)

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
altera公司提供的適用于包涵DSP內(nèi)核的FPGA的二維DCT變換源碼

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
Verilog的學(xué)習(xí)資料

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
用verilog實(shí)現(xiàn)濾波器的功能

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實(shí)現(xiàn)精簡電路

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
大型嵌入式設(shè)備FPGA程序

標(biāo)簽：

上傳時(shí)間：

上傳用戶：

«
46
47
48
49
50
51
52
53
54
55
»

主站蜘蛛池模板：双辽市| 扬州市| 翁源县| 独山县| 达州市| 绵阳市| 化州市| 麻城市| 澄江县| 民勤县| 洞口县| 鄂州市| 厦门市| 泸西县| 昭通市| 昌宁县| 喀喇沁旗| 噶尔县| 元谋县| 崇文区| 扬中市| 闵行区| 大埔县| 怀宁县| 肥东县| 石屏县| 基隆市| 宁都县| 彰化县| 浦城县| 贞丰县| 伽师县| 克什克腾旗| 富顺县| 永胜县| 芷江| 承德市| 蓬莱市| 桐庐县| 天镇县| 马边|