FPGA Verilog,雙向端口的研究,比較全,由ASSIGN和ALWAYS模塊組成,測試可用
標(biāo)簽： Verilog FPGA
上傳時間： 2013-08-22
上傳用戶：longlong12345678
FPGA培訓(xùn)教程，非常詳細(xì)，適合初學(xué)者學(xué)習(xí)，EDA系列
標(biāo)簽： FPGA 培訓(xùn)教程
上傳用戶：zjwangyichao
implemention of FPGA and DSP linking port, using Asynchronous mode
標(biāo)簽： implemention Asynchronous linking using
上傳用戶：fhjdliu
基于FPGA的鍵盤掃描模塊的設(shè)計實現(xiàn),感興趣的請下載
標(biāo)簽： FPGA 鍵盤掃描 模塊
上傳用戶：kbnswdifs
這是我的FPGA的板子，用以產(chǎn)生任意波形
標(biāo)簽： FPGA
上傳用戶：gxrui1991
介紹FPGA/CPLD設(shè)計的指導(dǎo)性原則，如FPGA設(shè)計的基本原則，基本思想，基本操作技巧，常用模塊等。
標(biāo)簽： FPGA CPLD
上傳用戶：1421706030
基于ARM和FPGA的嵌入式CCD采集系統(tǒng)的一篇論文，寫的不錯，值得參考
標(biāo)簽： FPGA ARM CCD 嵌入式
上傳用戶：nostopper
高級FPGA 教學(xué)實驗平臺實驗指導(dǎo)書－邏輯設(shè)計
標(biāo)簽： FPGA 教學(xué)實驗 實驗指導(dǎo)書 邏輯設(shè)計
上傳用戶：sunshie
介紹如何用FPGA實現(xiàn)網(wǎng)絡(luò)視頻傳輸?shù)脑O(shè)計論文，很有參考價值。
標(biāo)簽： FPGA 網(wǎng)絡(luò)視頻 傳輸 論文
上傳用戶：jisujeke
本文是在FPGA下，實現(xiàn)的有關(guān)接收機位同步電路文章，介紹了實現(xiàn)的方法等。
上傳用戶：yjj631
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
