(1)編寫分支結構.asm文件實現: 鍵盤輸入以‘$’為結束符的長度不超過80的字符串（含字母、數字、其他字符），對其中的非數字字符計數。統計結果用十六進制數屏幕顯示。 (2)編寫分支結構.asm文件實現: 定義一串以‘$’結束的字符串，給每一個字符均加上偶校驗位。統計有多少個字符因含有奇數個1而加上了校驗位，結果存入N單元。
上傳時間： 2013-12-25
上傳用戶：gdgzhym
這個小工具可以生成16進制的電力通信協議數據包，目前支持兩種 協議：“中華人民共和國多功能電能表通信規約(DL/T 645—1997)” 和”山東電力集團公司用電現場服務與管理系統通訊規約”。能自 動復制生成的數據，默認為生成的數據添加0x前綴，這樣就可以把 數據包方便地粘貼到代碼或各種16進制調試工具里面，如“串口調 試助手”。也可以用來在調試分析時和調試狀態的數據包進行對比， 以檢驗數據包的合法性。 本程序用 qt4.2.3 opensource + mingw 寫成，最后用 molebox打包 source目錄下是源代碼 協議包生成工具.exe 為打包后的可執行文件， 運行時不需要額外的動態連接庫 source\packet\release\packet.exe運行時需要三個dll: mingwm10.dll QtGui4.dll QtCore4.dll
上傳時間： 2017-04-19
上傳用戶：lps11188
程序所在目錄：ex4_SCI 采用標準DB9 串口直連線將PC 串口和擴展板串口相連。打開PC 上的串口調試軟件。默認設置COM1,9600N,8,1。選擇按16 進制接收和發送。 然后打開CC2000,進行如下操作： 1．Project->Open ，打開該目錄中的工程文件。 2．Project->Rebuild ALL,編譯鏈接 3．File->Load Program 4．Debug->GO Main 5．Debug->RUN （快捷鍵F5） 然后在串口調試助手中馬上可以看到上部的接收顯示區不斷接收到數據57(為16 進制）。在串口助手的下部的發送區填入56，選中自動發送。數據即可通過串口發送到目標板。 查看DSP 是否收到數據，按如下操作：打開View->Watch window ，在下面剛彈出的Watch 區域中點右鍵，選擇Insert, 出現的信息框中填入SCI_RXDATA,x 即可按十六進制方式顯示出變量SCI_RXDATA 的值。如果正常，應可以看到該變量值為0x56。即說明RS232 雙向通訊正常。
上傳時間： 2014-01-02
上傳用戶：BIBI
以強大的用戶互動功能打造優秀求職招聘信息系統。 主要功能介紹： 1、支持個人用戶與企業用戶注冊 2、用戶點數和時間并存消費制的管理，方便網站收費 3、獨立的個人簡歷頁面，獨立的公司與其招聘信息頁面 4、支持個人用戶照片上傳、企業宣傳圖片 5、支持企業黃頁 6、強大的用戶互動功能：支持個人職位庫、企業人才庫、站內短信、郵件（支持后臺群發）、人才\職位高級搜索、簡歷投遞 7、可設置VIP高級用戶及其站內等級權限 8、用戶認證功能 9、根據網站需求可對網站進行地區、職位、專業、企業類型的動態設置 10、內置文章管理（可自行設置文章分類）、友情連接管理功能 11、具有委托招聘功能 12、采用圖片驗證碼技術和MD5加碼技術，使網站更加安全 13、整站全后臺管理，無須修改任何文件 14、附加站長文件管理功能 15、附帶廣告管理功能 16、附帶網站留言版 17、多管理員分權限管理 如果您在使用中發現問題，請與我們聯系。 18、管理登陸\admin\login.asp 帳號：gogonet 密碼：gogonet
上傳時間： 2013-12-28
上傳用戶：JIUSHICHEN
基于Quartus II的8位十六進制頻率計的項目設計，包含了項目文件和VHDL源代碼
上傳時間： 2014-11-11
上傳用戶：xuanchangri
這個是cypress公司提供的hex十六進制轉i2c存儲的文件，可以自動設置打開方式等，詳情百度
上傳時間： 2016-12-27
上傳用戶：xiezhizun123
全志A20核心板配套開發底板Cadence原理圖+ Pads2005格式PCB文件+轉換后的AD格式原理圖PCB文件：A20_DVK1_BASE_V16_Altium_Designer15.PcbDocA20_DVK1_BASE_V16_BOM_20151015.xlsxA20_DVK1_BASE_V16_Gerber制板文件.rarA20_DVK1_BASE_V16_PADS2005_PCB30.pcbA20_DVK1_BASE_V16_PADS2005_PCB_ASCII.PcbDocA20_DVK1_BASE_V16_PADS9.5.pcba20_dvk1_base_v16_SCH_20151015.pdfA20_DVK1_BASE_V16_元件位置查找圖_20151102.pdfA20_DVK1_BASE_V16_原理圖_OrCAD16.5.DSNA20_DVK1_BASE_V16_導出到AD格式的原理圖和PCBA20_DVK1_BASE_V16_導出到AD格式的原理圖和PCB.rarA20_DVK1_BASE_V16_頂層元件編號絲印圖_20151102.pdfA20_DVK1_BASE_V16_頂層元件規格絲印圖_20151102.pdf主要器件如下：Library Component Count : 58Name Description----------------------------------------------------------------------------------------------------ANTBATTERY_1BEAD CAPCAP NP 貼片電容,Y5V,6.3V,2.2uF,+80%-20%,0603CAP NP_2_Dup1 X5RCAP NP_Dup2 0402 1uF X5R 6.3V +/-10%CAP NP_Dup3 0402 1uF X5R 6.3V +/-10%CAPACITOR CAPACITOR POLCON1 CON12 CON3 CON4 CON50 CON6CON6A CONNECTOR45X4 C_Generic DB15-VGA_0 DIODE DIODE DUAL SERIESFM25CL64 FR9886SPGTR FUSEHOLDER_0 HDMI19_PLUG HEADER 2 INDUCTOR/SMINDUCTOR_4 C4K-2.5HINDUCTOR_Dup2 INDUCTOR_Dup3 IRM-2638LED_0M93C46_0 MINI USB-B_6 MODULE_CAM_PA0505 PH163539 PLAUSB-AF5P-WSMT_0 PUSHBUTTON_TSKB-2L_0PowerJACK R1 0805 R1_0805 RES2X4RESISTOR RESISTOR_Dup1 RESISTOR_Dup2 RESISTOR_V RJ45_8PGR_Generic S9013SMD_Dup2 SD_MMC_CARD2_0 TP_5 TestPoint_3TitleBlock_Gongjun USBPORT2 USB_WIFI_0 XC6204VZ_3 LDO 3.3V 300mA( SOT-25 )rRClamp0524P
上傳時間： 2021-11-08
上傳用戶：
隔離+非隔離雙路12V轉5V DCDC電源模塊ALTIUM設計硬件原理圖+PCB+AD集成封裝庫文件，2層板設計，大小為54x35mm，Altium Designer 設計的工程文件，包括完整的原理圖及PCB文件，可以用Altium(AD)軟件打開或修改，已制樣板測試驗證，可作為你產品設計的參考。集成封器件型號列表：Library Component Count : 13Name Description----------------------------------------------------------------------------------------------------0402 100nF (104) 10% 16V貼片電容0402 10KΩ (1002) 1%貼片電阻0402 1KΩ (1001) 1% 貼片電阻0402 5.1KΩ (5101) 1%貼片電阻0603 紅燈 發光二極管0603 綠燈 發光二極管0805 22uF (226) 20% 25V貼片電容0805 白燈 發光二極管DC-DC 12V-5V 隔離DC-DC 12V-5VHT396R-2P 彎針電源接口PH2.0 14PPOWER SOURCE 電源接口SOT-223 AMS1117-5.0 低壓差線性穩壓(LDO)
標簽： 電源模塊
上傳時間： 2021-12-16
上傳用戶：ttalli
基于FPGA設計的字符VGA LCD顯示實驗Verilog邏輯源碼Quartus工程文件+文檔說明,通過字符轉換工具將字符轉換為 8 進制 mif 文件存放到單端口的 ROM IP 核中，再從ROM 中把轉換后的數據讀取出來顯示到 VGA 上，FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue );wire video_clk;wire video_hs;wire video_vs;wire video_de;wire[7:0] video_r;wire[7:0] video_g;wire[7:0] video_b;wire osd_hs;wire osd_vs;wire osd_de;wire[7:0] osd_r;wire[7:0] osd_g;wire[7:0] osd_b;assign vga_out_hs = osd_hs;assign vga_out_vs = osd_vs;assign vga_out_r = osd_r[7:3]; //discard low bit dataassign vga_out_g = osd_g[7:2]; //discard low bit dataassign vga_out_b = osd_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0 (clk ), .c0 (video_clk ));color_bar color_bar_m0( .clk (video_clk ), .rst (~rst_n ), .hs (video_hs ), .vs (video_vs ), .de (video_de ), .rgb_r (video_r ), .rgb_g (video_g ), .rgb_b (video_b ));osd_display osd_display_m0( .rst_n (rst_n ), .pclk (video_clk ), .i_hs (video_hs ), .i_vs (video_vs ), .i_de (video_de ), .i_data ({video_r,video_g,video_b} ), .o_hs (osd_hs ), .o_vs (osd_vs ), .o_de (osd_de ), .o_data ({osd_r,osd_g,osd_b} ));endmodule
上傳時間： 2021-12-18
上傳用戶：
EP100伺服系統全套開發資料，包括驅動板4層、控制板4層、顯示板2層AD設計原理圖+PCB工程文件+keil源代碼工程文件+硬件說明書，AD09設計的工程文件，包括完整的原理圖和PCB文件，已制板驗證，可以做為你的設計參考。
上傳時間： 2022-01-11
上傳用戶：
