Actel FPGA A3P600最小系統(tǒng)原理圖，包含JTAG 、電源和封裝
上傳時間： 2022-06-26
上傳用戶：
IEEE1149.1的產(chǎn)生1985年由IBM、AT&T、Texas Instruments、Philips Electronics NV、Siemens、Alcatel和Ericsson等公司成立的JETAG（Joint European Test Action Group）提出了邊界掃描技術(shù)。1986年由于其它地區(qū)的一些公司的加入，JETAG改名為JTAG。1988年JTAG提出了標(biāo)準(zhǔn)的邊界掃描體系結(jié)構(gòu)，名稱叫Boundary-Scan Architecture Standard Proposal，Version2.0，1990年IEEE正式承認(rèn)了JTAG標(biāo)準(zhǔn)，經(jīng)過補(bǔ)充和修訂以后命名命名為IEEE1149.1-90。同年又提出了BSDL（Boundary Scan Description Lauguage，邊界掃描描述語言）。后來成為IEEE1149.1-93標(biāo)準(zhǔn)的一部分。
標(biāo)簽： jtag
上傳時間： 2022-07-06
上傳用戶：canderile
SWD與JTAG區(qū)別及使用情況
上傳時間： 2022-07-20
上傳用戶：canderile
H-JTAG USB仿真器是一款高速USB接口仿真器。仿真器采用USB接口供電，無需外接電源。支持10K~15MHZ的JTAG時鐘,，可提供最高可達(dá)750 KB/S的下載速度與最高可達(dá)550 KB/S讀取速度。與H-JTAG/H-FLASHER配合使用，可以實(shí)現(xiàn)高速調(diào)試與下載。該仿真器靈活，高效，穩(wěn)定性好，能夠全面滿足用戶的需求
上傳時間： 2013-07-30
上傳用戶：eeworm
51單片機(jī)學(xué)習(xí)筆記。HJ-1G開發(fā)板學(xué)習(xí)筆記一
標(biāo)簽： 51單片機(jī)
上傳時間： 2013-05-25
上傳用戶：jiachuan666
隨著生活水平的提高，人們越來越關(guān)注自己的身體健康，血壓是反映人體生理狀況的最重要指標(biāo)之一，正常的血壓是保證身體健康的重要條件。 另外血壓也是重癥病人監(jiān)護(hù)的重要指標(biāo)，準(zhǔn)確、及時地監(jiān)測血壓，對于了解病情、診斷疾病和保障危重病人安全都極為重要。因此，研制高性能的血壓監(jiān)控系統(tǒng)具有重要的現(xiàn)實(shí)意義。 針對以上所述，本文提出了一種采用遠(yuǎn)程血壓監(jiān)控系統(tǒng)的解決方案，它融合計算機(jī)技術(shù)、測控技術(shù)和網(wǎng)絡(luò)通訊技術(shù)為一體，使電子血壓系統(tǒng)實(shí)現(xiàn)網(wǎng)絡(luò)化。本系統(tǒng)將采集到的血壓信息經(jīng)處理后顯示到液晶屏上，同時將此信息以TCP/IP的方式發(fā)送到網(wǎng)絡(luò)上，這就是本設(shè)計的目的所在。 本論文在開始介紹了人體生理信號的特點(diǎn)及其測量條件之后，詳細(xì)研究分析了血壓測量原理以及舒張壓和收縮壓的判別。論文的重點(diǎn)放在系統(tǒng)硬件和軟件兩個方面的設(shè)計。在硬件方面，以ARM Cortex-M3內(nèi)核的處理器LM3S8962作為控制器（內(nèi)部集成有A/D轉(zhuǎn)換器和以太網(wǎng)控制器等），使得硬件系統(tǒng)的設(shè)計簡單化。整個硬件系統(tǒng)電路由六部分構(gòu)成：處理器LM3S8962最小系統(tǒng)電路；電源模塊：JTAG接口電路：血壓檢測模塊；液晶顯示模塊；網(wǎng)絡(luò)接口。其中，血壓檢測模塊是整個系統(tǒng)設(shè)計的關(guān)鍵部分和難點(diǎn)部分，它主要是將袖壓的直流部分和交流部分分離出來送到A/D轉(zhuǎn)換器。軟件方面，這個部分是第四章的系統(tǒng)軟件的設(shè)計，首先把實(shí)時操作系統(tǒng)μC/OS-Ⅱ移植到處理器LM3S8962上，然后講解了應(yīng)用程序的設(shè)計（由三個部分組成），分別是A/D轉(zhuǎn)換處理程序設(shè)計、液晶顯示程序設(shè)計和網(wǎng)絡(luò)通訊程序設(shè)計。論文的最后對系統(tǒng)的軟硬件調(diào)試做了簡單的介紹以及全文的總結(jié)。 關(guān)鍵詞：TCP/IP 示波法 舒張壓 收縮壓 μc/OS-Ⅱ
標(biāo)簽： 遠(yuǎn)程 血壓監(jiān)控系統(tǒng)
上傳時間： 2013-06-17
上傳用戶：yph853211
CPU:S3C44B0X FLASH:HY29LV160BT 2M SDRAM:HY57V641620 8M 2 COM USB1.1 PDIUSBD12 NET RTL8019AS JTAG 14PIN LCD 接口 4 KEY 3 LED 峰鳴器 時鐘電池
上傳時間： 2013-07-19
上傳用戶：Neal917
人臉自動識別技術(shù)是模式識別、圖像處理等學(xué)科的一個最熱門研究課題之一。隨著社會的發(fā)展,各方面對快速有效的自動身份驗(yàn)證的要求日益迫切，而人臉識別技術(shù)作為各種生物識別技術(shù)中最重要的方法之一，已經(jīng)越來越多的受到重視。對于具有實(shí)時，快捷，低誤識率的高性能算法以及對算法硬件加速的研究也逐漸展開。 本文詳細(xì)分析了智能人臉識別算法原理，發(fā)展概況和前景，包括人臉檢測算法，人眼定位算法，預(yù)處理算法，PCA和ICA 算法，詳細(xì)分析了項(xiàng)目情況，系統(tǒng)劃分，軟硬件平臺的資源和使用。并在ISE軟件平臺上，用硬件描述語言(verilog HDL)對算法部分嚴(yán)格按照FPGA代碼風(fēng)格進(jìn)行了RTL 硬件建模，并對C++算法進(jìn)行了優(yōu)化處理，通過仿真與軟件算法結(jié)果進(jìn)行比對，評估誤差，最后在VirtexII Pro FPGA 上進(jìn)行了綜合實(shí)現(xiàn)。 主要研究內(nèi)容如下： 首先，對硬件平臺xilinx的VirtexII Pro FPGA 上的系統(tǒng)資源進(jìn)行了描述和研究，對存儲器sdram,RS-232 串口，JTAG 進(jìn)行了研究和調(diào)試，對Coreconnect的OPB總線仲裁機(jī)理進(jìn)行了兩種算法的比較，RTL 設(shè)計，仿真和綜合。利用ISE和VC++軟件平臺，對verilog和C++算法進(jìn)行同步比較測試，使每步算法對應(yīng)正確的結(jié)果。對軟硬件平臺的合理使用使得在項(xiàng)目中能盡可能多的充分利用硬件資源，制板時正確選型，以及加快設(shè)計和調(diào)試進(jìn)度。其次，對人臉識別算法流程中的人臉檢測，人眼定位，預(yù)處理，識別算法分別進(jìn)行了比較研究，選取其中各自性能最好的一種算法對其原理進(jìn)行了分析討論。人臉檢測采用adaboost 算法，因其速度和精度的綜合性能表現(xiàn)優(yōu)異。人眼定位采用小塊合并算法，因?yàn)樗哂锌焖伲瑴?zhǔn)確，弱時實(shí)的特點(diǎn)。預(yù)處理算法采用直方圖均衡加平滑的算法，簡單，高效。 識別算法采用PCA 加ICA 算法，它能最大的弱化姿態(tài)和光照對人臉識別的影響。 最后，使用Verilog HDL 硬件描述語言進(jìn)行算法的RTL 建模，在C++算法的基礎(chǔ)上，保證原來效果的前提下，根據(jù)FPGA 硬件特點(diǎn)對算法進(jìn)行了優(yōu)化。視頻輸入輸出是人臉識別的前提，它提供FPGA 上算法需要處理的數(shù)據(jù)，預(yù)處理算法在C++算法的基礎(chǔ)上進(jìn)行了優(yōu)化，最大的減少了運(yùn)算量，提高了運(yùn)算速度，16 位計算器模塊使得在算法實(shí)現(xiàn)時可以根據(jù)系統(tǒng)要求，在FPGA的ip 核和自己設(shè)計的模塊之間選擇性能更好的一個來調(diào)用，F(xiàn)IFO的設(shè)計提供同步和異步時鐘域的數(shù)據(jù)緩存。設(shè)計在ISE和VC++軟件平臺同時進(jìn)行，隨時對verilog和C++數(shù)據(jù)進(jìn)行監(jiān)測和比對。全部設(shè)計模塊通過仿真，達(dá)到預(yù)定的性能要求，并在FPGA 上綜合實(shí)現(xiàn)。
上傳時間： 2013-07-13
上傳用戶：李夢晗
MSP430USB仿真器制作資料+430JTAG簡版仿真器+利爾達(dá)- 輕松制作MSP430 JTAG Adapter+制作的單面板的MSP430JTAG仿真器 幾套430JTAG制作方案，做不好你找我........
上傳時間： 2013-07-26
上傳用戶：liaofamous
本文介紹了一個基于CPLD／FPGA的嵌入式IP核設(shè)計。論文在闡述可編程邏輯器件及其發(fā)展趨勢的基礎(chǔ)上，探討了知識產(chǎn)權(quán)復(fù)用理念，MCU的復(fù)雜化設(shè)計以及數(shù)字信號傳輸與處理的速度要求。結(jié)合國內(nèi)外對CPLD／FPGA的使用現(xiàn)狀，引出了在CPLD／FPGA上開發(fā)嵌入式模塊程序的理念并提出了設(shè)計實(shí)現(xiàn)方法和設(shè)計實(shí)例。課題的設(shè)計目標(biāo)為開發(fā)一個基于CPLD／FPGA的USBIP模塊，實(shí)現(xiàn)開發(fā)板與PC機(jī)之間的USB通信。設(shè)計過程首先進(jìn)行硬件設(shè)計，在FPGA開發(fā)板上開發(fā)擴(kuò)展板；其次用ISE開發(fā)軟件進(jìn)行FPGA數(shù)字化設(shè)計；在軟件開發(fā)完成后，將配置生成的比特流文件通過JTAG電纜下載到FPGA開發(fā)板上，實(shí)現(xiàn)FPGA開發(fā)板與PC機(jī)之間的通信。 該設(shè)計具有很高的實(shí)用性，它進(jìn)一步擴(kuò)大了可編程芯片的領(lǐng)地，將復(fù)雜專有芯片擠向高端和超復(fù)雜應(yīng)用；它使得IP資源復(fù)用理念得到更普遍的應(yīng)用；為基于FPGA的嵌入式系統(tǒng)設(shè)計提供了廣闊的思路。
上傳時間： 2013-07-05
上傳用戶：隱界最新
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
