亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

hs

  • 220V電源轉換380V電源逆變器

    本公司生產以下產品 1 單相逆變三相交流電源: 該電源在輸入單相AC180V~AC260V電壓時,輸出三相可根據用戶要求而設定的電壓AC100V~AC440V。當輸入電壓和負載變動時可將輸出電壓穩定在一個固定的值上。輸出頻率可選:范圍0Hz~400Hz。 功率為: 0.4~11KW 。該電源體積小重量輕(無升壓工頻變壓器)諧波小穩定可靠。三相輸出相位互差120°±0.5°,輸出頻率變化﹤0.1Hz/24h,效率﹥95%, 簡要說明: hs-MYL100-2R2系列 采用電機控制專用芯片DSP數字信號處理器和先進的磁場定向矢量控制算法,完成電機的完全解耦控制,實現真正的電流矢量控制,具有低頻高啟動轉矩、精準控制和高速動態響應能力。提供V/F控制、無PG矢量控制(SVC)、有PG矢量控制(VC),并根據不同的行業需求,提供對應功能的多種專業擴展卡實現各種行業專業解決方案,可廣泛應用于要求低成本、高性能、高專業化程度等的各種行業專業場合。 詳細內容 控制方法:無PG矢量控制(SVC)、有PG矢量控制(VC)、V/F控制; 輸出頻率范圍:0~600Hz,頻率精度:0.01Hz; 起動轉矩:有PG矢量控制0Hz/180%(VC);無PG矢量控制0.5Hz/150%(SVC); 調速范圍:有PG矢量控制1:1000;無PG矢量控制1:100; 15kW規格以下內置制動單元,如需快速停車,可直接連接制動電阻; 16段多端速控制、簡易PLC控制、擺頻控制; 內置多功能組合數字PID調解控制; 5路數字量輸入、2路模擬量輸入、1路模擬量輸出、1路繼電器輸出、1路開路集電極輸出,外接擴展卡(選配)可增加3路數字量輸入、2路模擬量輸入、1路模擬量輸出、1路脈沖量輸出、1路繼電器輸出、2路開路集電極輸出; 轉速追蹤再起動功能,實現對旋轉中的電機平滑無沖擊起動; 自動電壓調速調整:當電網電壓變化時,能自動保持輸出電壓恒定; 提供可選擇的外引LED/LCD操作面板,實現方便快捷的操作; 節能運行:先進的職能控制方式,具有強大的自學功能,自動適應工況負載的變化,自動實現最佳的節能運行; LED操作面板具備多機參數拷貝功能,大大方便配套用戶對功能參數的批量設置; 完善的保護功能:短路、過流、缺項、電子熱繼電器、過壓、欠壓、過載、過熱、外部設備故障、通信故障保護; 用戶密碼設置:對用戶設定的參數進行保密,并防止非授權人員修改; 工作電壓范圍廣,長期低電壓時電壓時通過調制技術,保證帶載能力; 慧思商貿有限公司 聯系電話:18993112627 13919827366

    標簽: 220V 380V 電源轉換 電源逆變器

    上傳時間: 2013-11-19

    上傳用戶:哈哈hah

  • PIC16C54C鎖相環程序

      PIC16C54C為8位單片機,指令字長12位,全部指令都是單字節指令,系統為哈佛結構,數據總線和程序總線各自獨立分開,數據總線寬度為8位,程序總線寬度為12位,內部程序存儲器為512×12位,內部數據寄存器為32×8位。   PIC16C54C有12根雙向可獨立編程I/O引腳,分為PortA和PortB兩個端口,其中PortA為RA0~RA3,PortB為RB0~RB7,每根I/O引腳可由程序來編程決定其輸入輸出方向。   PIC16C54C提供四種可選振蕩方式:   - RC,低成本的阻容振蕩方式   - XT,標準晶體/陶瓷振蕩   - hs,高速晶體/陶瓷振蕩   - LP,低功耗,低頻晶體振蕩 更多鎖相環知識請訪問 http://www.elecfans.com/zhuanti/PLL.html

    標簽: PIC 16C C54 54C

    上傳時間: 2013-12-23

    上傳用戶:dianxin61

  • i2c總線pdf

    1 序言1.1 版本1.0-19921992 I2C 總線規范的這個版本有以下的修正• 刪除了用軟件編程從機地址的內容因為實現這個功能相當復雜而且不被使用• 刪除了低速模式實際上這個模式是整個I2C 總線規范的子集不需要明確地詳細說明• 增加了快速模式它將位速率增加4 倍到達400kbit/s 快速模式器件都向下兼容即它們可以在0~100kbit/s 的I2C 總線系統中使用• 增加了10 位尋址允許1024 個額外的從機地址• 快速模式器件的斜率控制和輸入濾波改善了EMC 性能注意100kbit/s 的I2C 總線系統或100kbit/s 器件都沒有改變1.2 版本2.0-1998I2C 總線實際上已經成為一個國際標準在超過100 種不同的IC 上實現而且得到超過50 家公司的許可但是現在的很多應用要求總線速度更高電源電壓更低這個更新版的I2C 總線規范滿足這些要求而且有以下的修正• 增加了高速模式hs 模式它將位速率增加到3.4Mbit/s hs 模式的器件可以和I2C 總線系統中快速和標準模式器件混合使用位速率從0~3.4Mbit/s• 電源電壓是2V 或更低的器件的低輸出電平和滯后被調整到符合噪聲容限的要求而且保持和電源電壓更高的器件兼容• 快速模式輸出級的0.6V 6mA 要求被刪除• 新器件的固定輸入電平被總線電壓相關的電平代替• 增加了雙向電平轉換器的應用信息

    標簽: i2c 總線

    上傳時間: 2014-12-28

    上傳用戶:hakim

  • 基于FPGA設計的字符VGA LCD顯示實驗Verilog邏輯源碼Quartus工程文件+文檔說明

    基于FPGA設計的字符VGA  LCD顯示實驗Verilog邏輯源碼Quartus工程文件+文檔說明,通過字符轉換工具將字符轉換為 8 進制 mif 文件存放到單端口的 ROM IP 核中,再從ROM 中把轉換后的數據讀取出來顯示到 VGA 上,FPGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。module top( input                       clk, input                       rst_n, //vga output         output                      vga_out_hs, //vga horizontal synchronization          output                      vga_out_vs, //vga vertical synchronization                   output[4:0]                 vga_out_r,  //vga red output[5:0]                 vga_out_g,  //vga green output[4:0]                 vga_out_b   //vga blue );wire                            video_clk;wire                            video_hs;wire                            video_vs;wire                            video_de;wire[7:0]                       video_r;wire[7:0]                       video_g;wire[7:0]                       video_b;wire                            osd_hs;wire                            osd_vs;wire                            osd_de;wire[7:0]                       osd_r;wire[7:0]                       osd_g;wire[7:0]                       osd_b;assign vga_out_hs = osd_hs;assign vga_out_vs = osd_vs;assign vga_out_r  = osd_r[7:3]; //discard low bit dataassign vga_out_g  = osd_g[7:2]; //discard low bit dataassign vga_out_b  = osd_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0                (clk                        ), .c0                    (video_clk                  ));color_bar color_bar_m0( .clk                   (video_clk                  ), .rst                   (~rst_n                     ), .hs                    (video_hs                   ), .vs                    (video_vs                   ), .de                    (video_de                   ), .rgb_r                 (video_r                    ), .rgb_g                 (video_g                    ), .rgb_b                 (video_b                    ));osd_display  osd_display_m0( .rst_n                 (rst_n                      ), .pclk                  (video_clk                  ), .i_hs                  (video_hs                   ), .i_vs                  (video_vs                   ), .i_de                  (video_de                   ), .i_data                ({video_r,video_g,video_b}  ), .o_hs                  (osd_hs                     ), .o_vs                  (osd_vs                     ), .o_de                  (osd_de                     ), .o_data                ({osd_r,osd_g,osd_b}        ));endmodule

    標簽: fpga vga lcd

    上傳時間: 2021-12-18

    上傳用戶:

  • 基于FPGA設計的vga顯示測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明 FPGA

    基于FPGA設計的vga顯示測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明,FPGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。module top( input                       clk, input                       rst_n, //vga output         output                      vga_out_hs, //vga horizontal synchronization          output                      vga_out_vs, //vga vertical synchronization                   output[4:0]                 vga_out_r,  //vga red output[5:0]                 vga_out_g,  //vga green output[4:0]                 vga_out_b   //vga blue );wire                            video_clk;wire                            video_hs;wire                            video_vs;wire                            video_de;wire[7:0]                       video_r;wire[7:0]                       video_g;wire[7:0]                       video_b;assign vga_out_hs = video_hs;assign vga_out_vs = video_vs;assign vga_out_r  = video_r[7:3]; //discard low bit dataassign vga_out_g  = video_g[7:2]; //discard low bit dataassign vga_out_b  = video_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0(clk), .c0(video_clk));color_bar color_bar_m0( .clk(video_clk), .rst(~rst_n), .hs(video_hs), .vs(video_vs), .de(video_de), .rgb_r(video_r), .rgb_g(video_g), .rgb_b(video_b));endmodule

    標簽: fpga vga顯示 verilog quartus

    上傳時間: 2021-12-19

    上傳用戶:kingwide

  • 常用繼電器 Altium Designer AD原理圖庫+PCB封裝庫2D3D元件庫文件

    常用繼電器 Altium Designer AD原理圖庫+PCB封裝庫2D3D元件庫文件原理圖列表:CSV text has been written to file : 繼電器.csvLibrary Component Count : 37Name                Description----------------------------------------------------------------------------------------------------ATQ203              12V兩組轉換G4A-1A-E-12VD       12V一組常開G4A-1A-E-24VD       24V一組常開G4A-1A-E-5VD        5V一組常開G6K-2F-Y            兩組轉換-信號型HF32F/12-hs         12V一組常開HF32F/5-hs          5V一組常開HF46F/12-hs1        12V一組常開HF46F/24-hs1        24V一組常開HF46F/5-hs1         5V一組常開HF46F/9-hs1         9V一組常開HFD3                超小型兩組轉換HFD42               超小型兩組轉換HFKW-012-1ZW        12V一組轉換HK19F-DC-12V        12V兩組轉換HK19F-DC-24V        24V兩組轉換HK19F-DC-5V         5V兩組轉換HK19F-DC-9V         9V兩組轉換HK4100F             一組轉換HRS1H-S-DC5V        5V一組轉換HRS2H-S-DCSV-N_X    5V兩組轉換JTKW-012-1HW-S      12V一組常開JTKW-012-1ZW-S      12V一組轉換JZC-23F(12VDC)      12V單路雙控JZC-23F(5VDC)       5V單路雙控MKT6-S-12DH         12V一組常開SLA-05VDC-SL-A      5V一組常開SLA-12VDC-SL-A      12V一組常開SLA-24VDC-SL-A      24V一組常開SPA-S-112DM         12V一組常開SRD-05VDC-SL-C      5V一組轉換SRD-09VDC-SL-C      9V一組轉換SRD-12VDC-SL-C      12V一組轉換SRD-24VDC-SL-C      24V一組轉換SRD-S-105D          5V一組轉換SRD-S-112D          12V一組轉換TA-1a               一組常開PCB封裝列表:PCB Library : 繼電器.PcbLibDate        : 2020/12/28Time        : 17:25:41Component Count : 51Component Name012-1HW_BK012-1HW_W012-1ZW_BK012-1ZW_WATQ203G4A-1A-EG6K-2F-YHF46-xx-hs1HFD3-DIPHFD3-SMDHFD42HFD42-SHFD42-S1HK19F-DCHK4100FHRS1HHRS2HJQX-14FC-1A_BKJQX-14FC-1A_WJQX-14FC-1AH_BKJQX-14FC-1AH_WJQX-14FC-1B_BKJQX-14FC-1B_WJQX-14FC-1BH_BKJQX-14FC-1BH_WJQX-14FC-1C_BKJQX-14FC-1C_WJQX-14FC-1CH_BKJQX-14FC-1CH_WJQX-14FC-2A_BKJQX-14FC-2A_WJQX-14FC-2B_BKJQX-14FC-2B_WJQX-14FC-2C_BKJQX-14FC-2C_WJZC-23F(4123)JZC-32F_1HJZC-32F_1ZMKT6-S-12DhsLA-xxVDC-SL-ASPA-S-112DMSRD-A_BSRD-A_BKSRD-A_YSRD-B_BSRD-B_BKSRD-B_YSRD-C_BSRD-C_BKSRD-C_YTA-1a

    標簽: 繼電器 Altium Designer

    上傳時間: 2022-03-13

    上傳用戶:

  • STM32F427xx STM32F429xx 數據手冊

    stm32f427數據手冊中文版,stm32f429數據手冊中文版,官網下的ARM Cortex-M4 32b MCU+FPU,225DMIPS,高達 2MB Flash/256+4KB RAM,USB OTG hs/FS,以太網, 17 個 TIM, 3 個 ADC, 20 個通信 接口、攝像頭 & LCD-TFT

    標簽: stm32

    上傳時間: 2022-03-23

    上傳用戶:

  • V-by-One hs標準文檔

    VbyOne_Spec_V1.4,4k2k顯示技術,顯示開發者必備良藥

    標簽: V-by-One

    上傳時間: 2022-04-21

    上傳用戶:ttalli

  • MIPI D-PHY spec version1.2

    MIPI D-PHY v1.2相對于之前介紹的v1.1變化主要是速率從1.5Gbps/Lane提升到了2.5Gbps/Lane,可以支持更高的分辨率顯示,同時新增了Calibration功能,用于hs-Deskew。

    標簽: mipi D-PHY

    上傳時間: 2022-06-27

    上傳用戶:slq1234567890

  • MIPI DSI標準手冊 Specification for Display Serial Interface (DSI)

    MIPI Specification for DSI 1.3,MIPI DSI標準手冊 V1.3版本,手冊介紹了MIPI DSI所有操作方法和建議,如LP模式,hs模式等。也包含了hs模式的數據打包方式,4lane,2lane,1lane傳輸方式。LP模式切換到hs模式的流程和方法。DSI協議數據包種類,如null packet,rgb packet, ycrcb packet,long data packet等。

    標簽: mipi DSI

    上傳時間: 2022-07-11

    上傳用戶:20125101110

主站蜘蛛池模板: 布尔津县| 平潭县| 淳安县| 玛多县| 怀柔区| 独山县| 灵丘县| 佛学| 福泉市| 文化| 嘉禾县| 察哈| 阳新县| 锡林郭勒盟| 鄱阳县| 松滋市| 房山区| 壤塘县| 乌鲁木齐县| 北票市| 寿宁县| 杭州市| 襄垣县| 博客| 民权县| 泽州县| 和政县| 沙雅县| 临城县| 万全县| 武陟县| 叶城县| 眉山市| 平泉县| 修武县| 元朗区| 奉贤区| 杭锦旗| 彭泽县| 锡林浩特市| 新田县|