欧美大胆成人,777亚洲妇女,国产原创一区二区

i-DBAFundamentalsII

I/O并行口直接驅(qū)動LED顯示的電路圖及源程序

I/O并行口直接驅(qū)動LED顯示1. 實(shí)驗(yàn)任務(wù) 如圖13所示，利用AT89S51單片機(jī)的P0端口的P0.0－P0.7連接到一個(gè)共陰數(shù)碼管的a－h(huán)的筆段上，數(shù)碼管的公共端接地。在數(shù)碼

標(biāo)簽： LED 并行口直接驅(qū)動電路圖

上傳時(shí)間： 2013-06-15

上傳用戶：kytqcool
USBCAN-I/II智能CAN接口卡驅(qū)動庫

USBCAN-I/II 智能CAN接口卡驅(qū)動庫 V1.3

標(biāo)簽： USBCAN-I CAN II 接口卡

上傳時(shí)間： 2013-07-11

上傳用戶：semi1981
《深入理解Android：卷I》

《深入理解Android：卷I》,講述android開發(fā)中的要點(diǎn)，免分分享個(gè)大家！

標(biāo)簽： Android

上傳時(shí)間： 2013-04-24

上傳用戶：diamondsGQ
如何利用CPLD與單片機(jī)實(shí)現(xiàn)并行I／O接口的擴(kuò)展

]本文介紹了如何利用CPLD(復(fù)雜可編程邏輯器件)與單片機(jī)的結(jié)合實(shí)現(xiàn)并行I／\r\nO(輸入／輸出)接口的擴(kuò)展。該設(shè)計(jì)與用8255做并行I／O接口相比，與單片機(jī)軟件完全兼容，\r\n同時(shí)擁有速度快，功耗低，價(jià)格便宜，使用靈活等特點(diǎn)

標(biāo)簽： CPLD 如何利用單片機(jī) 并行

上傳時(shí)間： 2013-08-14

上傳用戶：xa_lgy
FPGA中雙向端口I/O的設(shè)計(jì)

:針對現(xiàn)場可編程門陣列(FPGA)芯片的特點(diǎn),研究FPGA中雙向端口I/O的設(shè)計(jì),同時(shí)給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計(jì)方法,選用Xilinx的Spartan2E芯片設(shè)計(jì)一個(gè)多通道圖像信號處理系統(tǒng)。

標(biāo)簽： FPGA 雙向端口

上傳時(shí)間： 2013-08-17

上傳用戶：xiaoyunyun
一種基于CPLD和PC I總線的視頻采集卡的設(shè)計(jì)方案

一種基于CPLD和PC I總線的視頻采集卡的設(shè)計(jì)方案

標(biāo)簽： CPLD 總線卡的設(shè)計(jì) 視頻采集

上傳時(shí)間： 2013-08-24

上傳用戶：123啊
在單端應(yīng)用中采用差分I/O放大器

Recent advances in low voltage silicon germaniumand BiCMOS processes have allowed the design andproduction of very high speed amplifi ers. Because theprocesses are low voltage, most of the amplifi er designshave incorporated differential inputs and outputs to regainand maximize total output signal swing. Since many lowvoltageapplications are single-ended, the questions arise,“How can I use a differential I/O amplifi er in a single-endedapplication?” and “What are the implications of suchuse?” This Design Note addresses some of the practicalimplications and demonstrates specifi c single-endedapplications using the 3GHz gain-bandwidth LTC6406differential I/O amplifi er.

標(biāo)簽： 單端應(yīng)用差分放大器

上傳時(shí)間： 2013-11-23

上傳用戶：rocketrevenge
抑制△I噪聲的PCB設(shè)計(jì)方法

抑制△I 噪聲一般需要從多方面著手, 但通過PCB 設(shè)計(jì)抑制△I 噪聲是有效的措施之一。如何通過PCB 設(shè)計(jì)抑制△I 噪聲是一個(gè)亟待深入研究的問題。在對△I 噪聲的產(chǎn)生、特點(diǎn)、主要危害等研究的基礎(chǔ)上, 討論了輻射干擾機(jī)理, 重點(diǎn)結(jié)合PCB 和EMC 研究的新進(jìn)展, 研究了抑制△I 噪聲的PCB 設(shè)計(jì)方法。對通過PCB 設(shè)計(jì)抑制△I 噪聲的研究與應(yīng)用具有指導(dǎo)作用。

標(biāo)簽： PCB 設(shè)計(jì)方法

上傳時(shí)間： 2014-12-24

上傳用戶：時(shí)代電子小智
分比功率架構(gòu)和V•I晶片靈活、優(yōu)越的功率系統(tǒng)方案

當(dāng)今電子系統(tǒng)如高端處理器及記憶體，對電源的需求是趨向更低電壓、更高電流的應(yīng)用。同時(shí)、對負(fù)載的反應(yīng)速度也要提高。因此功率系統(tǒng)工程師要面對的挑戰(zhàn)，是要設(shè)計(jì)出符合系統(tǒng)要求的細(xì)小、價(jià)廉但高效率的電源系統(tǒng)。而這些要求都不是傳統(tǒng)功率架構(gòu)能夠完全滿足的。Vicor提出的分比功率架構(gòu)(Factorized Power Architecture FPA)以及一系列的整合功率元件，可提供革命性的功率轉(zhuǎn)換方案，應(yīng)付以上提及的各項(xiàng)挑戰(zhàn)。這些功率元件稱為V•I晶片。

標(biāo)簽： 8226 分功率架構(gòu) 功率

上傳時(shí)間： 2013-11-15

上傳用戶：yan2267246
常用主板I/O芯片簡介

常用主板I/O芯片簡介

標(biāo)簽： 主板芯片

上傳時(shí)間： 2013-11-10

上傳用戶：yupw24