亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

ic設(shè)計(jì)流程

  • 北京理工大學(xué)FPGA講義

      專用集成電路( ASIC )的出現(xiàn)   􀁻 ASIC的提出和發(fā)展說明集成電路進(jìn)入了一個(gè)新階段。   􀁻 通用的、標(biāo)準(zhǔn)的集成電路已不能完全適應(yīng)電子系統(tǒng)的急劇變化和更新?lián)Q代。各個(gè)電子系統(tǒng)廠家都希望生產(chǎn)出具有自己特色的合格產(chǎn)品,只有ASIC產(chǎn)品才能達(dá)到這種要求。這也就是自80年代中期以來,ASIC得到廣泛重視的根本原因。   􀁻 ASIC電路的蓬勃發(fā)展推動(dòng)著設(shè)計(jì)方法和設(shè)計(jì)工具的完善,同時(shí)也促進(jìn)著系統(tǒng)設(shè)計(jì)人員與芯片設(shè)計(jì)人員的結(jié)合和相互滲透。   FPGA的發(fā)展:IC-〉A(chǔ)SIC-〉FPGA   􀁻 FPGA分類、結(jié)構(gòu)、設(shè)計(jì)流程,F(xiàn)PGA設(shè)計(jì)工具:   􀁻 VHDL   􀁻 Verilog   􀁻 VHDL的仿真   􀁻 VHDL的綜合   􀁻 FPGA實(shí)現(xiàn)過程   􀁻 FPGA實(shí)現(xiàn)高性能DSP   􀁻 FPGA嵌入式系統(tǒng)設(shè)計(jì)

    標(biāo)簽: FPGA 理工 大學(xué) 講義

    上傳時(shí)間: 2013-11-06

    上傳用戶:lanjisu111

  • 華為FPGA設(shè)計(jì)流程指南

    本部門所承擔(dān)的FPGA設(shè)計(jì)任務(wù)主要是兩方面的作用:系統(tǒng)的原型實(shí)現(xiàn)和ASIC的原型驗(yàn)證。編寫本流程的目的是: l         在于規(guī)范整個(gè)設(shè)計(jì)流程,實(shí)現(xiàn)開發(fā)的合理性、一致性、高效性。 l         形成風(fēng)格良好和完整的文檔。 l         實(shí)現(xiàn)在FPGA不同廠家之間以及從FPGA到ASIC的順利移植。 l         便于新員工快速掌握本部門FPGA的設(shè)計(jì)流程。  

    標(biāo)簽: FPGA 華為 設(shè)計(jì)流程

    上傳時(shí)間: 2013-11-24

    上傳用戶:xmsmh

  • 電容式觸摸屏結(jié)構(gòu)、流程及控制點(diǎn)

    電容式觸摸屏結(jié)構(gòu)、流程及控制點(diǎn)

    標(biāo)簽: 電容式觸摸屏 流程 控制

    上傳時(shí)間: 2013-10-26

    上傳用戶:lanhuaying

  • 微電腦型盤面式異常警報(bào)電表

    特點(diǎn) 精確度0.1%滿刻度 ±1位數(shù) 可量測(cè) 交直流電流/交直流電壓/電位計(jì)/傳送器/Pt-100/荷重元/電阻 等信號(hào) 顯示范圍-1999-9999可任意規(guī)劃 具有異常值與異常次數(shù)記錄保留功能 異常信號(hào)過高或過低或范圍內(nèi)或范圍外檢測(cè)可任意設(shè)定 報(bào)警繼電器復(fù)歸方式可任意設(shè)定 尺寸小,穩(wěn)定性高 2.主要規(guī)格 精確度: 0.1% F.S. ±1 digit 0.2% F.S. ±1 digit(AC) 取樣時(shí)間: 16 cycles/sec. 顯示值范圍: -1999 - +9999 digit adjustable 啟動(dòng)延遲動(dòng)作時(shí)間: 0-99.9 second adjustable 繼電器延遲動(dòng)作時(shí)間: 0-99.9 second adjustable 繼電器復(fù)歸方式: Manual (N) / latch(L) can be modified 繼電器動(dòng)作方向: HI /LO/GO/HL can be modified 繼電器容量: AC 250V-5A, DC 30V-7A 過載顯示: "doFL" 溫度系數(shù): 50ppm/℃ (0-50℃) 顯示幕: Red high efficiency LEDs high 14.22mm(.56")(PV) Red high efficiency LEDs high 7.0mm(.276")(NO) 參數(shù)設(shè)定方式: Touch switches 記憶型式 : Non-volatile E2PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc(input/output 使用環(huán)境條件 : 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001

    標(biāo)簽: 微電腦 警報(bào)電表

    上傳時(shí)間: 2013-11-02

    上傳用戶:fandeshun

  • IC智能卡失效機(jī)理研究

    摘要:IC智能卡使用過程中出現(xiàn)的密碼校驗(yàn)失效、數(shù)據(jù)丟失、應(yīng)用區(qū)不能讀寫等一系列失效和可靠性問題,嚴(yán)重影響了其在社會(huì)生活各領(lǐng)域的廣泛應(yīng)用.分析研究了IC智能卡芯片碎裂、引線鍵合斷裂、靜電放電損傷等失效模式和失效機(jī)理,并結(jié)合IC卡制造工藝和失效IC卡的分析實(shí)例,對(duì)引起這些失效的根本原因作了深入探討,就提升制造成品率、改善可靠性提出應(yīng)對(duì)措施.關(guān)鍵詞:IC卡;薄/超薄芯片;碎裂;鍵合

    標(biāo)簽: IC智能卡 失效機(jī)理

    上傳時(shí)間: 2013-11-09

    上傳用戶:wangjg

  • 2013雙面板制版流程

    2013雙面板制版流程

    標(biāo)簽: 2013 雙面板 流程

    上傳時(shí)間: 2014-03-01

    上傳用戶:丶灬夏天

  • 使用QUARTUS_II做FPGA開發(fā)全流程_傻瓜式詳細(xì)教程

    用QUARTUS_II做FPGA開發(fā)全流程

    標(biāo)簽: QUARTUS_II FPGA 流程 傻瓜式

    上傳時(shí)間: 2015-01-01

    上傳用戶:yl1140vista

  • 1.3.5 嵌入微處理器的FPGA設(shè)計(jì)流程

    1.3.5 嵌入微處理器的FPGA設(shè)計(jì)流程。

    標(biāo)簽: FPGA 嵌入微處理器 設(shè)計(jì)流程

    上傳時(shí)間: 2015-01-01

    上傳用戶:ghostparker

  • 1.3 FPGA的設(shè)計(jì)流程

    1.3 FPGA的設(shè)計(jì)流程。

    標(biāo)簽: FPGA 1.3 設(shè)計(jì)流程

    上傳時(shí)間: 2013-11-03

    上傳用戶:xiehao13

  • 使用QUARTUS II做開發(fā)全流程

    使用QUARTUS II做開發(fā)全流程,傻瓜式詳細(xì)教程

    標(biāo)簽: QUARTUS 流程

    上傳時(shí)間: 2013-10-16

    上傳用戶:縹緲

主站蜘蛛池模板: 屏东县| 东乌珠穆沁旗| 祁阳县| 琼海市| 磴口县| 贵定县| 昂仁县| 南澳县| 武安市| 鄂尔多斯市| 横山县| 马公市| 习水县| 嘉善县| 岳阳市| 隆安县| 铜陵市| 岗巴县| 施秉县| 安图县| 平远县| 招远市| 宿迁市| 高州市| 陈巴尔虎旗| 大姚县| 扶绥县| 甘孜县| 百色市| 泗阳县| 通榆县| 昂仁县| 资中县| 安乡县| 延吉市| 北票市| 孝义市| 全州县| 保定市| 彩票| 沽源县|