欧美日韩国产综合草草,久久99精品久久久久久欧洲站,精品国产一区久久久

inc

PCI系統(tǒng)架構(gòu)（英文版）第四版

PCI System Architecture Fourth Edition Mindshare, inc. Tom Shanley & Don Anderson Addison-Wesley Developer's Press

標(biāo)簽： PCI 接口技術(shù) 系統(tǒng)架構(gòu)

上傳時(shí)間： 2015-12-04

上傳用戶：ldldldld
jtbc內(nèi)容管理系統(tǒng)

數(shù)據(jù)庫(kù)的鏈接配置位于common/incfiles/const.inc.php。 $db_host = '127.0.0.1'; //數(shù)據(jù)庫(kù)主機(jī)地址 $db_username = 'root'; //用戶名 $db_password = ''; //密碼 $db_database = 'jtbc_database'; //數(shù)據(jù)庫(kù)名稱數(shù)據(jù)庫(kù)的創(chuàng)建腳本在 _mysql 目錄中。默認(rèn)的管理員路徑為http://您的網(wǎng)站地址/admin/，默認(rèn)的用戶名和密碼都是admin。

標(biāo)簽： jtbc 管理系統(tǒng) php

上傳時(shí)間： 2020-05-20

上傳用戶：hend9
Communication+Systems+Simulation

The genesis for this book was my involvement with the development of the SystemView (now SystemVue) simulation program at Elanix, inc. Over several years of development, technical support, and seminars, several issues kept recur- ring. One common question was, “How do you simulate (such and such)?” The sec- ond set of issues was based on modern communication systems, and why particular developers did what they did. This book is an attempt to gather these issues into a single comprehensive source.

標(biāo)簽： Communication Simulation Systems

上傳時(shí)間： 2020-05-26

上傳用戶：shancjb
Introduction+to+Communication+Systems

The genesis for this book was my involvement with the development of the SystemView (now SystemVue) simulation program at Elanix, inc. Over several years of development, technical support, and seminars, several issues kept recur- ring. One common question was, “How do you simulate (such and such)?” The sec- ond set of issues was based on modern communication systems, and why particular developers did what they did. This book is an attempt to gather these issues into a single comprehensive source.

標(biāo)簽： Communication Introduction Systems to

上傳時(shí)間： 2020-05-27

上傳用戶：shancjb
數(shù)字信號(hào)合成技術(shù)教程

數(shù)字信號(hào)合成技術(shù)教程，1999年 Copyright 1999 Analog Devices, inc.DDS的原理、設(shè)計(jì)、選型等

標(biāo)簽： 數(shù)字信號(hào)合成

上傳時(shí)間： 2021-12-22

上傳用戶：
AD8605/AD8606/AD8608 運(yùn)算放大器DataSheet

Precision, Low Noise, CMOS, Rail-to-Rail, Input/Output Operational Amplifiers Data Sheet AD8605/AD8606/AD8608The AD8605, AD8606, and AD86081 are single, dual, and quad rail-to-rail input and output, single-supply amplifiers. They feature very low offset voltage, low input voltage and current noise, and wide signal bandwidth. They use the Analog Devices, inc. patented DigiTrim? trimming technique, which achieves

標(biāo)簽： 運(yùn)算放大器

上傳時(shí)間： 2022-02-02

上傳用戶：
FPGA開發(fā)全攻略(下冊(cè))

FPGA開發(fā)全攻略(下冊(cè)) 如何克服 FPGA I/O 引腳分配挑戰(zhàn) 作者：Brian Jackson 產(chǎn)品營(yíng)銷經(jīng)理Xilinx, inc. brian.jackson@xilinx.com 對(duì)于需要在 PCB 板上使用大規(guī)模 FPGA 器件的設(shè)計(jì)人員來說，I/O 引腳分配是必須面對(duì)的眾多挑戰(zhàn)之一。由于眾多原因，許多設(shè)計(jì)人員發(fā)表為大型 FPGA 器件和高級(jí) BGA 封裝確定 I/O 引腳配置或布局方案越來越困難。但是組合運(yùn)用多種智能 I/O 規(guī)劃工具，能夠使引腳分配過程變得更輕松。在 PCB 上定義 FPGA 器件的 I/O 引腳布局是一項(xiàng)艱巨的設(shè)計(jì)挑戰(zhàn)，即可能幫助設(shè)計(jì)快速完成，也有可能造成設(shè)計(jì)失敗。在此過程中必須平衡 FPGA 和 PCB 兩方面的要求，同時(shí)還要并行完成兩者的設(shè)計(jì)。如果僅僅針對(duì) PCB 或 FPGA 進(jìn)行引腳布局優(yōu)化，那么可能在另一方面引起設(shè)計(jì)問題。為了解引腳分配所引起的后果，需要以可視化形式顯示出 PCB 布局和 FPGA 物理器件引腳，以及內(nèi)部 FPGA I/O 點(diǎn)和相關(guān)資源。不幸的是，到今天為止還沒有單個(gè)工具或方法能夠同時(shí)滿足所有這些協(xié)同設(shè)計(jì)需求。然而，可以結(jié)合不同的技術(shù)和策略來優(yōu)化引腳規(guī)劃流程并積極采用 Xilinx? PinAhead 技術(shù)等新協(xié)同設(shè)計(jì)工具來發(fā)展出一套有效的引腳分配和布局方法。賽靈思公司在 ISE? 軟件設(shè)計(jì)套件 10.1 版中包含了 PinAhead。賽靈思公司開發(fā)了一種規(guī)則驅(qū)動(dòng)的方法。首先根據(jù) PCB 和 FPGA 設(shè)計(jì)要求定義一套初始引腳布局，這樣利用與最終版本非常接近的引腳布局設(shè)計(jì)小組就可以盡可能早地開始各自的設(shè)計(jì)流程。如果在設(shè)計(jì)流程的后期由于 PCB 布線或內(nèi)部 FPGA 性能問題而需要進(jìn)行調(diào)整，在采用這一方法晨這些問題通常也已經(jīng)局部化了，只需要在 PCB 或 FPGA 設(shè)計(jì)中進(jìn)行很小的設(shè)計(jì)修改。

標(biāo)簽： FPGA開發(fā)全攻略

上傳時(shí)間： 2022-03-28

上傳用戶：默默
LWIP的底層結(jié)構(gòu)

Lwip協(xié)議棧的實(shí)現(xiàn)目的，無非是要上層用來實(shí)現(xiàn)app的socket編程。好，我們就從socket開始。為了兼容性，lwip的socket應(yīng)該也是提供標(biāo)準(zhǔn)的socket接口函數(shù)，恩，沒錯(cuò)，在src\inc lude\lwip\socket.h文件中可以看到下面的宏定義：#if LWIP COMPAT SOCKETS#define accept（a，b，c）Iwip accept（a，b，c）#define bind（a，b，c）Iwip bind（a，b，c）#define shutdown（a，b）Iwip shutdown（a，b）#define closesocket（s）Iwip close（s）好，這個(gè)結(jié)構(gòu)先不管它，接著看下get socket函數(shù)的實(shí)現(xiàn)【也是在src\api\socket.c文件中】，在這里我們看到這樣一條語(yǔ)句sock =&sockets[s]；很明顯，返回值也是這個(gè)sock它是根據(jù)傳進(jìn)來的序列號(hào)在sockets數(shù)組中找到對(duì)應(yīng)的元素并返回該元素的地址。好了，那么這個(gè)sockets數(shù)組是在哪里被賦值了這些元素的呢？進(jìn)行到這里似乎應(yīng)該從標(biāo)準(zhǔn)的socket編程的開始，也就是socket函數(shù)講起，那我們就順便看一下。它對(duì)應(yīng)的實(shí)際實(shí)現(xiàn)是下面這個(gè)函數(shù)Int Iwip socket（int domain，int type，int protocol）【src\api\socket.c】這個(gè)函數(shù)根據(jù)不同的協(xié)議類型，也就是函數(shù)中的type參數(shù)，創(chuàng)建了一個(gè)netconn結(jié)構(gòu)體的指針，接著就是用這個(gè)指針作為參數(shù)調(diào)用了alloc socket函數(shù)，下面具體看下這個(gè)函數(shù)的實(shí)現(xiàn)

標(biāo)簽： lwip 底層結(jié)構(gòu)

上傳時(shí)間： 2022-06-19

上傳用戶：aben
SPI串行EEPROM系列中文數(shù)據(jù)手冊(cè)

說明：Microchip Technology inc.采用存儲(chǔ)容量為1 Kb至1Mb的低電壓串行電可擦除PROM（Electrically Erasable PROM，EEPROM），支持兼容串行外設(shè)接口（Serial Peripheral Interface，SPI）的串行總線架構(gòu)，該系列器件支持字節(jié)級(jí)和頁(yè)級(jí)功能，存儲(chǔ)容量為512 Kb和1Mb的器件還通常與基于閃存的產(chǎn)品結(jié)合使用，具有扇區(qū)和芯片擦除功能。所需的總線信號(hào)為時(shí)鐘輸入（SCK）線、獨(dú)立的數(shù)據(jù)輸入（S1）線和數(shù)據(jù)輸出（SO）線。通過片選（CS）輸入信號(hào)控制對(duì)器件的訪問。可通過保持引腳（HOLD）暫停與器件的通信。器件被暫停后，除片選信號(hào)外的所有輸入信號(hào)的變化都將被忽略，允許主機(jī)響應(yīng)優(yōu)先級(jí)更高的中斷。整個(gè)SPI兼容系列器件都具有標(biāo)準(zhǔn)的8引腳PDIP和SOIC封裝，以及更高級(jí)的封裝，如8引腳TSSOP，MSOP.2x3DFN，5x6 DFN和6引腳SOT-23封裝形式。所有封裝均為符合RoHS標(biāo)準(zhǔn)的無鉛（霧錫）封裝。引腳圖（未按比例繪制）

標(biāo)簽： spi eeprom

上傳時(shí)間： 2022-06-20

上傳用戶：fliang
單板電磁兼容EMC設(shè)計(jì)

說明：原文（英語(yǔ)）來自Freescale Semiconductor，inc.的應(yīng)用文檔，作者，T.C.Lun，Applications Engineering，Microcontroller Division，Hong Kong.文檔分為下列幾個(gè)部分：PART 1 觀EMC PART 2器件的選擇及電路的設(shè)計(jì)PART 3印刷電路板layout技術(shù)附錄A EMC術(shù)語(yǔ)表附錄B 抗干擾測(cè)量標(biāo)準(zhǔn)第一部分 EMI和EMC縱覽：在現(xiàn)代電子設(shè)計(jì)中EMI是一個(gè)主要的問題。為抗干擾，設(shè)計(jì)者嬰么除掉干擾源，要么保護(hù)受影響的電路，最終的目的都是為了達(dá)到電磁兼容的目的僅僅達(dá)到電磁兼容也許還不夠。雖然電路工作在板級(jí)，但它有可能對(duì)系統(tǒng)的共他部件輻射噪音、干擾，從而引起系統(tǒng)級(jí)的問題。此外，系統(tǒng)毅或者設(shè)備級(jí)的EMC不得不滿足某些輻射標(biāo)準(zhǔn)，以便不影響其他設(shè)備。許多發(fā)達(dá)國(guó)家在電子產(chǎn)品上有非常嚴(yán)格的EMC標(biāo)準(zhǔn)。為了達(dá)到這些要求，設(shè)計(jì)者必須考慮從板極開始的EMI抑制。一個(gè)簡(jiǎn)單的EMI模型包含三個(gè)元素，如圖1所示：1.EMI源2.耦合路徑3.感應(yīng)體

標(biāo)簽： 電磁兼容 emc

上傳時(shí)間： 2022-06-20

上傳用戶：