亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

information-technology

  • 模擬電路設(shè)計(jì)CMOS Analog Circuit Desi

    I.1 IntroductionI.2 Analog Integrated Circuit DesignI.3 Technology OverviewI.4 NotationI.5 Analog Circuit Analysis Techniques

    標(biāo)簽: Circuit Analog CMOS Desi

    上傳時(shí)間: 2013-10-29

    上傳用戶:jokey075

  • 射頻集成電路設(shè)計(jì)John Rogers(Radio Freq

    Radio Frequency Integrated Circuit Design I enjoyed reading this book for a number of reasons. One reason is that itaddresses high-speed analog design in the context of microwave issues. This isan advanced-level book, which should follow courses in basic circuits andtransmission lines. Most analog integrated circuit designers in the past workedon applications at low enough frequency that microwave issues did not arise.As a consequence, they were adept at lumped parameter circuits and often notcomfortable with circuits where waves travel in space. However, in order todesign radio frequency (RF) communications integrated circuits (IC) in thegigahertz range, one must deal with transmission lines at chip interfaces andwhere interconnections on chip are far apart. Also, impedance matching isaddressed, which is a topic that arises most often in microwave circuits. In mycareer, there has been a gap in comprehension between analog low-frequencydesigners and microwave designers. Often, similar issues were dealt with in twodifferent languages. Although this book is more firmly based in lumped-elementanalog circuit design, it is nice to see that microwave knowledge is brought inwhere necessary.Too many analog circuit books in the past have concentrated first on thecircuit side rather than on basic theory behind their application in communications.The circuits usually used have evolved through experience, without asatisfying intellectual theme in describing them. Why a given circuit works bestcan be subtle, and often these circuits are chosen only through experience. Forthis reason, I am happy that the book begins first with topics that require anintellectual approach—noise, linearity and filtering, and technology issues. Iam particularly happy with how linearity is introduced (power series). In therest of the book it is then shown, with specific circuits and numerical examples,how linearity and noise issues arise.

    標(biāo)簽: Rogers Radio John Freq

    上傳時(shí)間: 2014-12-23

    上傳用戶:han_zh

  • 模擬cmos集成電路設(shè)計(jì)(design of analog

    模擬集成電路的設(shè)計(jì)與其說是一門技術(shù),還不如說是一門藝術(shù)。它比數(shù)字集成電路設(shè)計(jì)需要更嚴(yán)格的分析和更豐富的直覺。嚴(yán)謹(jǐn)堅(jiān)實(shí)的理論無疑是嚴(yán)格分析能力的基石,而設(shè)計(jì)者的實(shí)踐經(jīng)驗(yàn)無疑是誕生豐富直覺的源泉。這也正足初學(xué)者對學(xué)習(xí)模擬集成電路設(shè)計(jì)感到困惑并難以駕馭的根本原因。.美國加州大學(xué)洛杉機(jī)分校(UCLA)Razavi教授憑借著他在美國多所著名大學(xué)執(zhí)教多年的豐富教學(xué)經(jīng)驗(yàn)和在世界知名頂級公司(AT&T,Bell Lab,HP)卓著的研究經(jīng)歷為我們提供了這本優(yōu)秀的教材。本書自2000午出版以來得到了國內(nèi)外讀者的好評和青睞,被許多國際知名大學(xué)選為教科書。同時(shí),由于原著者在世界知名頂級公司的豐富研究經(jīng)歷,使本書也非常適合作為CMOS模擬集成電路設(shè)計(jì)或相關(guān)領(lǐng)域的研究人員和工程技術(shù)人員的參考書。... 本書介紹模擬CMOS集成電路的分析與設(shè)計(jì)。從直觀和嚴(yán)密的角度闡述了各種模擬電路的基本原理和概念,同時(shí)還闡述了在SOC中模擬電路設(shè)計(jì)遇到的新問題及電路技術(shù)的新發(fā)展。本書由淺入深,理論與實(shí)際結(jié)合,提供了大量現(xiàn)代工業(yè)中的設(shè)計(jì)實(shí)例。全書共18章。前10章介紹各種基本模塊和運(yùn)放及其頻率響應(yīng)和噪聲。第11章至第13章介紹帶隙基準(zhǔn)、開關(guān)電容電路以及電路的非線性和失配的影響,第14、15章介紹振蕩器和鎖相環(huán)。第16章至18章介紹MOS器件的高階效應(yīng)及其模型、CMOS制造工藝和混合信號電路的版圖與封裝。 1 Introduction to Analog Design 2 Basic MOS Device Physics 3 Single-Stage Amplifiers 4 Differential Amplifiers 5 Passive and Active Current Mirrors 6 Frequency Response of Amplifiers 7 Noise 8 Feedback 9 Operational Amplifiers 10 Stability and Frequency Compensation 11 Bandgap References 12 Introduction to Switched-Capacitor Circuits 13 Nonlinearity and Mismatch 14 Oscillators 15 Phase-Locked Loops 16 Short-Channel Effects and Device Models 17 CMOS Processing Technology 18 Layout and Packaging

    標(biāo)簽: analog design cmos of

    上傳時(shí)間: 2014-12-23

    上傳用戶:杜瑩12345

  • 可編輯程邏輯及IC開發(fā)領(lǐng)域的EDA工具介紹

    EDA (Electronic Design Automation)即“電子設(shè)計(jì)自動化”,是指以計(jì)算機(jī)為工作平臺,以EDA軟件為開發(fā)環(huán)境,以硬件描述語言為設(shè)計(jì)語言,以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等),以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動化設(shè)計(jì)過程。“工欲善其事,必先利其器”,因此,EDA工具在電子系統(tǒng)設(shè)計(jì)中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計(jì)開發(fā)領(lǐng)域的EDA工具,一般至少要包含仿真器(Simulator)、綜合器(Synthesizer)和配置器(Place and Routing, P&R)等幾個(gè)特殊的軟件包中的一個(gè)或多個(gè),因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計(jì)及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法:一種是按公司類別進(jìn)行分類,另一種是按功能進(jìn)行劃分。 若按公司類別分,大體可分兩類:一類是EDA 專業(yè)軟件公司,業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics;另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具,較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠商,具有良好的標(biāo)準(zhǔn)化和兼容性,適合于學(xué)術(shù)研究單位使用,但系統(tǒng)復(fù)雜、難于掌握且價(jià)格昂貴;后者能針對自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計(jì),提高資源利用率,降低功耗,改善性能,比較適合產(chǎn)品開發(fā)單位使用。 若按功能分,大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導(dǎo)體公司提供,基本上可以完成從設(shè)計(jì)輸入(原理圖或HDL)→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ,Xilinx公司的ISE,Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化,可以加快動態(tài)調(diào)試,縮短開發(fā)周期;缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比,都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化,將硬件描述語句(通常是系統(tǒng)級的行為描述語句)翻譯成最基本的與或非門的連接關(guān)系(網(wǎng)表),導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線。為了優(yōu)化結(jié)果,在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí),基本上都使用這些專業(yè)的邏輯綜合軟件,而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設(shè)計(jì)進(jìn)行模擬仿真,包括布局布線(P&R)前的“功能仿真”(也叫“前仿真”)和P&R后的包含了門延時(shí)、線延時(shí)等的“時(shí)序仿真”(也叫“后仿真”)。復(fù)雜一些的設(shè)計(jì),一般需要使用這些專業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計(jì)輸入,專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim,Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長,有的綜合優(yōu)化能力突出,有的仿真模擬功能強(qiáng),好在多數(shù)工具能相互兼容,具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具,就支持多種第三方的EDA軟件,用戶可以在QuartusII軟件中通過設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。 如果設(shè)計(jì)的硬件系統(tǒng)不是很大,對綜合和仿真的要求不是很高,那么可以在一個(gè)集成的開發(fā)環(huán)境中完成整個(gè)設(shè)計(jì)流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì),則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作,集各家之所長來完成設(shè)計(jì)流程。

    標(biāo)簽: EDA 編輯 邏輯

    上傳時(shí)間: 2013-11-19

    上傳用戶:wxqman

  • 通孔插裝PCB的可制造性設(shè)計(jì)

    對于電子產(chǎn)品設(shè)計(jì)師尤其是線路板設(shè)計(jì)人員來說,產(chǎn)品的可制造性設(shè)計(jì)(Design For Manufacture,簡稱DFM)是一個(gè)必須要考慮的因素,如果線路板設(shè)計(jì)不符合可制造性設(shè)計(jì)要求,將大大降低產(chǎn)品的生產(chǎn)效率,嚴(yán)重的情況下甚至?xí)?dǎo)致所設(shè)計(jì)的產(chǎn)品根本無法制造出來。目前通孔插裝技術(shù)(Through Hole Technology,簡稱THT)仍然在使用,DFM在提高通孔插裝制造的效率和可靠性方面可以起到很大作用,DFM方法能有助于通孔插裝制造商降低缺陷并保持競爭力。本文介紹一些和通孔插裝有關(guān)的DFM方法,這些原則從本質(zhì)上來講具有普遍性,但不一定在任何情況下都適用,不過,對于與通孔插裝技術(shù)打交道的PCB設(shè)計(jì)人員和工程師來說相信還是有一定的幫助。1、排版與布局在設(shè)計(jì)階段排版得當(dāng)可避免很多制造過程中的麻煩。(1)用大的板子可以節(jié)約材料,但由于翹曲和重量原因,在生產(chǎn)中運(yùn)輸會比較困難,它需要用特殊的夾具進(jìn)行固定,因此應(yīng)盡量避免使用大于23cm×30cm的板面。最好是將所有板子的尺寸控制在兩三種之內(nèi),這樣有助于在產(chǎn)品更換時(shí)縮短調(diào)整導(dǎo)軌、重新擺放條形碼閱讀器位置等所導(dǎo)致的停機(jī)時(shí)間,而且板面尺寸種類少還可以減少波峰焊溫度曲線的數(shù)量。(2)在一個(gè)板子里包含不同種拼板是一個(gè)不錯(cuò)的設(shè)計(jì)方法,但只有那些最終做到一個(gè)產(chǎn)品里并具有相同生產(chǎn)工藝要求的板才能這樣設(shè)計(jì)。(3)在板子的周圍應(yīng)提供一些邊框,尤其在板邊緣有元件時(shí),大多數(shù)自動裝配設(shè)備要求板邊至少要預(yù)留5mm的區(qū)域。(4)盡量在板子的頂面(元件面)進(jìn)行布線,線路板底面(焊接面)容易受到損壞。不要在靠近板子邊緣的地方布線,因?yàn)樯a(chǎn)過程中都是通過板邊進(jìn)行抓持,邊上的線路會被波峰焊設(shè)備的卡爪或邊框傳送器損壞。(5)對于具有較多引腳數(shù)的器件(如接線座或扁平電纜),應(yīng)使用橢圓形焊盤而不是圓形,以防止波峰焊時(shí)出現(xiàn)錫橋(圖1)。

    標(biāo)簽: PCB 通孔插裝 可制造性

    上傳時(shí)間: 2013-11-07

    上傳用戶:refent

  • SM320 PCB LAYOUT GUIDELINES

    Silicon Motion, Inc. has made best efforts to ensure that the information contained in this document is accurate andreliable. However, the information is subject to change without notice. No responsibility is assumed by SiliconMotion, Inc. for the use of this information, nor for infringements of patents or other rights of third parties.Copyright NoticeCopyright 2002, Silicon Motion, Inc. All rights reserved. No part of this publication may be reproduced, photocopied,or transmitted in any form, without the prior written consent of Silicon Motion, Inc. Silicon Motion, Inc. reserves theright to make changes to the product specification without reservation and without notice to our users

    標(biāo)簽: GUIDELINES LAYOUT 320 PCB

    上傳時(shí)間: 2014-12-24

    上傳用戶:zhaistone

  • 磁芯電感器的諧波失真分析

    磁芯電感器的諧波失真分析 摘  要:簡述了改進(jìn)鐵氧體軟磁材料比損耗系數(shù)和磁滯常數(shù)ηB,從而降低總諧波失真THD的歷史過程,分析了諸多因數(shù)對諧波測量的影響,提出了磁心性能的調(diào)控方向。 關(guān)鍵詞:比損耗系數(shù), 磁滯常數(shù)ηB ,直流偏置特性DC-Bias,總諧波失真THD  Analysis on THD of the fer rite co res u se d i n i nductancShi Yan Nanjing Finemag Technology Co. Ltd., Nanjing 210033   Abstract:    Histrory of decreasing THD by improving the ratio loss coefficient and hysteresis constant of soft magnetic ferrite is briefly narrated. The effect of many factors which affect the harmonic wave testing is analysed. The way of improving the performance of ferrite cores is put forward.  Key words: ratio loss coefficient,hysteresis constant,DC-Bias,THD  近年來,變壓器生產(chǎn)廠家和軟磁鐵氧體生產(chǎn)廠家,在電感器和變壓器產(chǎn)品的總諧波失真指標(biāo)控制上,進(jìn)行了深入的探討和廣泛的合作,逐步弄清了一些似是而非的問題。從工藝技術(shù)上采取了不少有效措施,促進(jìn)了質(zhì)量問題的迅速解決。本文將就此熱門話題作一些粗淺探討。  一、 歷史回顧 總諧波失真(Total harmonic distortion) ,簡稱THD,并不是什么新的概念,早在幾十年前的載波通信技術(shù)中就已有嚴(yán)格要求<1>。1978年郵電部公布的標(biāo)準(zhǔn)YD/Z17-78“載波用鐵氧體罐形磁心”中,規(guī)定了高μQ材料制作的無中心柱配對罐形磁心詳細(xì)的測試電路和方法。如圖一電路所示,利用LC組成的150KHz低通濾波器在高電平輸入的情況下測量磁心產(chǎn)生的非線性失真。這種相對比較的實(shí)用方法,專用于無中心柱配對罐形磁心的諧波衰耗測試。 這種磁心主要用于載波電報(bào)、電話設(shè)備的遙測振蕩器和線路放大器系統(tǒng),其非線性失真有很嚴(yán)格的要求。  圖中  ZD   —— QF867 型阻容式載頻振蕩器,輸出阻抗 150Ω, Ld47 —— 47KHz 低通濾波器,阻抗 150Ω,阻帶衰耗大于61dB,       Lg88 ——并聯(lián)高低通濾波器,阻抗 150Ω,三次諧波衰耗大于61dB Ld88 ——并聯(lián)高低通濾波器,阻抗 150Ω,三次諧波衰耗大于61dB FD   —— 30~50KHz 放大器, 阻抗 150Ω, 增益不小于 43 dB,三次諧波衰耗b3(0)≥91 dB, DP  —— Qp373 選頻電平表,輸入高阻抗, L ——被測無心罐形磁心及線圈, C  ——聚苯乙烯薄膜電容器CMO-100V-707APF±0.5%,二只。 測量時(shí),所配用線圈應(yīng)用絲包銅電磁線SQJ9×0.12(JB661-75)在直徑為16.1mm的線架上繞制 120 匝, (線架為一格) , 其空心電感值為 318μH(誤差1%) 被測磁心配對安裝好后,先調(diào)節(jié)振蕩器頻率為 36.6~40KHz,  使輸出電平值為+17.4 dB, 即選頻表在 22′端子測得的主波電平 (P2)為+17.4 dB,然后在33′端子處測得輸出的三次諧波電平(P3), 則三次諧波衰耗值為:b3(+2)= P2+S+ P3 式中:S 為放大器增益dB 從以往的資料引證, 就可以發(fā)現(xiàn)諧波失真的測量是一項(xiàng)很精細(xì)的工作,其中測量系統(tǒng)的高、低通濾波器,信號源和放大器本身的三次諧波衰耗控制很嚴(yán),阻抗必須匹配,薄膜電容器的非線性也有相應(yīng)要求。濾波器的電感全由不帶任何磁介質(zhì)的大空心線圈繞成,以保證本身的“潔凈” ,不至于造成對磁心分選的誤判。 為了滿足多路通信整機(jī)的小型化和穩(wěn)定性要求, 必須生產(chǎn)低損耗高穩(wěn)定磁心。上世紀(jì) 70 年代初,1409 所和四機(jī)部、郵電部各廠,從工藝上改變了推板空氣窯燒結(jié),出窯后經(jīng)真空罐冷卻的落后方式,改用真空爐,并控制燒結(jié)、冷卻氣氛。技術(shù)上采用共沉淀法攻關(guān)試制出了μQ乘積 60 萬和 100 萬的低損耗高穩(wěn)定材料,在此基礎(chǔ)上,還實(shí)現(xiàn)了高μ7000~10000材料的突破,從而大大縮短了與國外企業(yè)的技術(shù)差異。當(dāng)時(shí)正處于通信技術(shù)由FDM(頻率劃分調(diào)制)向PCM(脈沖編碼調(diào)制) 轉(zhuǎn)換時(shí)期, 日本人明石雅夫發(fā)表了μQ乘積125 萬為 0.8×10 ,100KHz)的超優(yōu)鐵氧體材料<3>,其磁滯系數(shù)降為優(yōu)鐵

    標(biāo)簽: 磁芯 電感器 諧波失真

    上傳時(shí)間: 2014-12-24

    上傳用戶:7891

  • 開關(guān)電源EMI設(shè)計(jì)(英文版)

    Integrated EMI/Thermal Design forSwitching Power SuppliesWei ZhangThesis submitted to the Faculty of theVirginia Polytechnic Institute and State Universityin partial fulfillment of the requirements for the degree of Integrated EMI/Thermal Design forSwitching Power SuppliesWei Zhang(ABSTRACT)This work presents the modeling and analysis of EMI and thermal performancefor switch power supply by using the CAD tools. The methodology and design guidelinesare developed.By using a boost PFC circuit as an example, an equivalent circuit model is builtfor EMI noise prediction and analysis. The parasitic elements of circuit layout andcomponents are extracted analytically or by using CAD tools. Based on the model, circuitlayout and magnetic component design are modified to minimize circuit EMI. EMI filtercan be designed at an early stage without prototype implementation.In the second part, thermal analyses are conducted for the circuit by using thesoftware Flotherm, which includes the mechanism of conduction, convection andradiation. Thermal models are built for the components. Thermal performance of thecircuit and the temperature profile of components are predicted. Improved thermalmanagement and winding arrangement are investigated to reduce temperature.In the third part, several circuit layouts and inductor design examples are checkedfrom both the EMI and thermal point of view. Insightful information is obtained.

    標(biāo)簽: EMI 開關(guān)電源 英文

    上傳時(shí)間: 2013-11-10

    上傳用戶:1595690

  • SOD323A/123/523/723封裝尺寸

    SOD323A/123/523/723封裝尺寸 Packageing Information●SOD-523 ●SOD-723●SMA SOD-123A●SOD-323A

    標(biāo)簽: SOD 323 123 523

    上傳時(shí)間: 2013-11-02

    上傳用戶:ysystc670

  • LTP5903 Hardware Integration Guide

    This product integration guide provides application circuit information for theSmartMesh® LTP5903PC wireless embedded network manager. This guide is acompanion to the 020-0039 SmartMesh LTP5903PC Datasheet, whichdescribes overall product behavior, including detailed information about normaloperating conditions, electrical and mechanical specifications, hardware andsoftware interfaces, and connector pinouts.  

    標(biāo)簽: Integration Hardware Guide 5903

    上傳時(shí)間: 2013-11-14

    上傳用戶:農(nóng)藥鋒6

主站蜘蛛池模板: 湛江市| 奉化市| 阳新县| 清水河县| 罗山县| 互助| 增城市| 营山县| 克东县| 库车县| 银川市| 吉安县| 福清市| 南川市| 汕头市| 清涧县| 辉县市| 将乐县| 任丘市| 罗山县| 宿松县| 洪江市| 繁峙县| 白城市| 同江市| 忻城县| 阳东县| 灵石县| 林西县| 台中县| 斗六市| 普格县| 万年县| 安丘市| 化隆| 鹤壁市| 阿拉善右旗| 开封市| 视频| 微山县| 上蔡县|