電腦芯片級維修，主板io芯片圖紙，很全的哦。
標簽： 主板 圖紙
上傳時間： 2013-04-24
上傳用戶：er1219
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在io端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：io標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的ioB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種io標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
標簽： FPGA 標準 可編程
上傳時間： 2013-05-15
上傳用戶：shawvi
stm32軟件串口 io模擬串口,效果好得很.
標簽： stm 32 軟件 串口
上傳時間： 2013-07-14
上傳用戶：sssnaxie
ADS1247 io口模擬SPI程序! 基于MSP430！
標簽： 1247 ADS 模擬 io口
上傳用戶：天誠24
單片機io口硬件電路、結構簡介，性能介紹，工作原理等等
標簽： 單片機 io口 工作原理
上傳用戶：763274289
VXWorks 系統通過模擬io口配置FPGA芯片代碼，可以配置的，主要函數是xsvfExecute（）
標簽： VXWorks FPGA io口
上傳時間： 2013-08-08
上傳用戶：y13567890
FPGA中雙向端口io的研究FPGA中雙向端口io的研究.
標簽： FPGA 雙向端口
上傳時間： 2013-08-09
上傳用戶：fdfadfs
STC15F104W利用RC充放電使用io口測量外部電壓
標簽： 104W F104 STC 104
上傳時間： 2013-11-23
上傳用戶：Miyuki
很好的解決了控制電路中io的不足哦
標簽：
上傳時間： 2013-10-28
上傳用戶：英雄
89C51 單片機io 口模擬串行通信的實現方法
標簽： 89C51 單片機 io口 串行通信
上傳時間： 2013-11-08
上傳用戶：座山雕牛逼
蟲蟲下載站版權所有 京ICP備2021023401號-1
