国产精品久久看,国产精品美女久久久久高潮,一级毛片免费高清中文字幕久久网

ip交換技術(shù)

基于ARM的嵌入式網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)設(shè)計與實現(xiàn)

視頻監(jiān)控以其直觀方便、準(zhǔn)確、信息內(nèi)容豐富而廣泛應(yīng)用于許多場合，已經(jīng)滲透到交通、城市治安、國防等多種領(lǐng)域，甚至家庭安防，在人們的日常生活中扮演著越來越重要的作用。由于傳統(tǒng)的視頻監(jiān)控系統(tǒng)存在著結(jié)構(gòu)復(fù)雜、穩(wěn)定性可靠性不高、價格昂貴而且傳輸距離明顯受限的缺點。近年來，隨著計算機(jī)、網(wǎng)絡(luò)、電子與通信、圖像處理等技術(shù)的飛速發(fā)展，嵌入式網(wǎng)絡(luò)視頻監(jiān)控技術(shù)應(yīng)用而生。本文針對視頻監(jiān)控系統(tǒng)的實際需求，結(jié)合嵌入式技術(shù)、圖像處理技術(shù)和網(wǎng)絡(luò)技術(shù)，設(shè)計并實現(xiàn)了一種實時性好、可靠性高、成本低的嵌入式網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)。該系統(tǒng)以ARM9微處理器作為硬件平臺，以具有開發(fā)資源豐富、免費(fèi)等優(yōu)勢的Linux操作系統(tǒng)作為軟件開發(fā)平臺。該系統(tǒng)采用以太網(wǎng)作為網(wǎng)絡(luò)傳輸介質(zhì)，并使用TCP/IP網(wǎng)絡(luò)協(xié)議。視頻數(shù)據(jù)的傳輸協(xié)議選擇了支持組播技術(shù)的RTP/RTCP傳輸協(xié)議，客戶端在Linux下實現(xiàn)了基于SDL庫視頻顯示。論文首先描述了嵌入式系統(tǒng)與視頻監(jiān)控技術(shù)的發(fā)展及相關(guān)技術(shù)，分析了國內(nèi)外視頻監(jiān)控系統(tǒng)的現(xiàn)狀和發(fā)展趨勢，對視頻監(jiān)控系統(tǒng)研究的背景和意義進(jìn)行了闡述，并討論了幾種常見的視頻監(jiān)控解決方案，對幾種目前流行的視頻壓縮算法進(jìn)行了對比；然后，提出了嵌入式視頻監(jiān)控系統(tǒng)的軟、硬件總體架構(gòu)，并逐步對硬件平臺和軟件模塊設(shè)計進(jìn)行了選擇和細(xì)化。其中，硬件平臺根據(jù)視頻數(shù)據(jù)采集以及處理需要選擇了攝像頭和存儲器；軟件設(shè)計中，首先完成了嵌入式系統(tǒng)的交叉開發(fā)環(huán)境搭建，針對ARM-Linux特性，完成了在開發(fā)板上操作系統(tǒng)和文件系統(tǒng)等移植，最后完成了Linux下V4L視頻采集、JPEG圖像壓縮、RTP/RTCP網(wǎng)絡(luò)傳輸、SDL庫視頻顯示以及avi格式視頻文件保存等。此外，對系統(tǒng)構(gòu)建過程中所用到的某些關(guān)鍵技木進(jìn)行了較為詳盡的探討和研究，這對于從事相關(guān)科研工作的同仁們具有一定的參考價值。

標(biāo)簽： ARM 嵌入式網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)設(shè)計

上傳時間： 2013-04-24

上傳用戶：emouse
8位MCU架構(gòu)研究及基于FPGA的IP驗證平臺實現(xiàn)

本文首先介紹了主流8位MCU(微控制器)的通用架構(gòu)，通過比較分析主流國際MCU半導(dǎo)體供應(yīng)商的MCU產(chǎn)品，結(jié)合作者在德國英飛凌公司的項目實踐，分析了英飛凌XC866系列8位MCU的架構(gòu)特點和功能特性。在此基礎(chǔ)上，介紹了該MCU芯片的系統(tǒng)集成方法，以及組成模塊的架構(gòu)和功能。 LlN協(xié)議是當(dāng)前廣泛應(yīng)用的車載局部互連協(xié)議，作為英飛凌XC866MCU上很關(guān)鍵的一個外圍IP，本論文在介紹了MCU架構(gòu)基礎(chǔ)上，設(shè)計實現(xiàn)了LlN控制器。LIN協(xié)議是UART在數(shù)據(jù)鏈路層上的擴(kuò)展，其關(guān)鍵是LlN協(xié)議數(shù)據(jù)鏈路層的檢測實現(xiàn)。本文給出了一種可靠，高效的協(xié)議檢測機(jī)制，從而使軟件和硬件更好配合工作完成協(xié)議檢測。在完成LlN控制器設(shè)計后，本文結(jié)合了XC866ADC的架構(gòu)，介紹了ADC模擬和系統(tǒng)的數(shù)字接口概念和實現(xiàn)要點，介紹了如何考慮分析選擇合理的數(shù)字接口方案。論文最后以XC866的系統(tǒng)架構(gòu)為基礎(chǔ)，提出了一種高效的基于FPGA的IP原型驗證平臺方案，并以LlN控制器作為驗證這一平臺的IP，在FPGA上成功的實現(xiàn)了驗證方案。論文同時介紹了從SOC設(shè)計向FPGA原型驗證轉(zhuǎn)換時的處理方法及工程經(jīng)驗，介紹了MCU及驗證平臺的測試平臺思想，以及基于FPGA原型和邏輯分析儀實時測試的MCU固件代碼覆蓋率測試方法。目前8位MCU在中低端的應(yīng)用越來越廣泛，特別是目前發(fā)展迅速的汽車電子和消費(fèi)電子領(lǐng)域。因此對MCU架構(gòu)的不斷研究和提高，對更多面向應(yīng)用領(lǐng)域的IP的研究和設(shè)計，以及如何更快速的實現(xiàn)芯片驗證將極大的推動MCU在各個領(lǐng)域的應(yīng)用和推廣，將產(chǎn)生極大的經(jīng)濟(jì)和應(yīng)用價值。

標(biāo)簽： FPGA MCU 8位架構(gòu)

上傳時間： 2013-07-14

上傳用戶：李夢晗
基于FPGA的視頻壓縮IP核設(shè)計

結(jié)合視頻壓縮的理論以及IP核設(shè)計中對于仿真驗證的要求,本文設(shè)計了視頻壓縮IP核FPGA仿真驗證平臺.其硬件子平臺以Xilinx公司XC2V3000為核心,針對視頻壓縮IP核應(yīng)用仿真要求設(shè)計外圍電路,構(gòu)建一個視頻壓縮IP核的硬件仿真原型,采用運(yùn)行于上位機(jī)上的控制和驅(qū)動軟件作為軟件解碼子平臺.同時還設(shè)計了完全獨(dú)立于硬件之外的ModelSim軟件仿真驗證平臺.以FPGA仿真驗證平臺為載體,本文設(shè)計了基于H.263協(xié)議的視頻壓縮IP核.經(jīng)過ModelSim下的軟件平臺仿真調(diào)試與硬件平臺調(diào)試相結(jié)合的手段,作者完成了視頻壓縮IP核的仿真驗證.

標(biāo)簽： FPGA 視頻壓縮 IP核

上傳時間： 2013-05-31

上傳用戶：ikemada
突發(fā)OFDM系統(tǒng)接收機(jī)同步算法設(shè)計及其FPGA實現(xiàn)

目前,以互聯(lián)網(wǎng)業(yè)務(wù)為代表的網(wǎng)絡(luò)應(yīng)用,正快速地向包括數(shù)據(jù)、語音、圖像的綜合寬帶多媒體方向發(fā)展,構(gòu)建寬帶化、大容量、全業(yè)務(wù)、智能化的現(xiàn)代通信網(wǎng)絡(luò)已成為大勢所趨.寬帶無線接入(BWA)憑借其組網(wǎng)快速靈活、運(yùn)營維護(hù)方便及成本較低等競爭優(yōu)勢,迅速成為市場熱點,各種微波、無線通信領(lǐng)域的先進(jìn)手段和方法不斷引入,各種寬帶無線接入技術(shù)迅速涌現(xiàn).由于BWA要用于非視距傳輸,所以必須考慮無線信道的多經(jīng)效應(yīng).而OFDM技術(shù)憑借著魯棒的對抗頻率選擇性衰落能力和極高頻譜效率引起了學(xué)術(shù)界和工業(yè)界的高度重視.其基本思想是把調(diào)制在單載波上的高速串行數(shù)據(jù)流,分成多路低速的數(shù)據(jù)流,調(diào)制到多個正交載波上并行傳輸,這樣在傳輸時,雖然整個信道是頻率選擇性衰落,但是各個子信道卻是平坦衰落,有效對抗了多經(jīng)效應(yīng),同時由于各個子載波是正交的,極大提高了頻譜效率.可以預(yù)料的是,隨著通信系統(tǒng)將向基于IPv6核心網(wǎng)的全I(xiàn)P包的傳輸方向發(fā)展,越來越多的通信系統(tǒng)將具有"突發(fā)模式"的特征.本文關(guān)注的正是突發(fā)OFDM系統(tǒng)接收機(jī)設(shè)計和實現(xiàn).由于IEEE 802.11a無線局域網(wǎng)是OFDM技術(shù)第一次真正的應(yīng)用于突發(fā)系統(tǒng),實現(xiàn)了面向IP的無線寬帶傳輸,所以基于IEEE 802.11a的突發(fā)OFDM系統(tǒng)有著重要的借鑒和研究價值,本文也正是圍繞著這個中心而展開.本文的各章節(jié)安排如下:在第一章中主要介紹OFDM的技術(shù)原理和在寬帶無線接入中的應(yīng)用,同時引出本文所關(guān)注的突發(fā)OFDM接收機(jī)設(shè)計.在第二章中先介紹了相干接收和信道估計的概念,重點分析了本文所采用的WLAN信道模型和信道估計算法,然后在得到同步誤差表達(dá)式的基礎(chǔ)上,先用星座圖直觀的表現(xiàn)OFDM系統(tǒng)中各種同步誤差的影響,再從信噪比損失的角度對符種同步誤差進(jìn)行分析.第三章是本文的重點之一,在本章中對基于IEEE 802.11a的各種同步算法包括幀檢測和符號定時、載波同步和采樣時鐘同步進(jìn)行仿真和比較,并針對適合FPGA實現(xiàn)的同步算法進(jìn)行了重點的分析.第四章也是本文的重點之一,提出了整個OFDM系統(tǒng)平臺的硬件結(jié)構(gòu)和基于IEEE 802.11a的接收機(jī)FPGA設(shè)計方案,然后從整體上介紹了接收機(jī)的實現(xiàn)結(jié)構(gòu),并給出了接收機(jī)各個模塊的具體設(shè)計,最后對整個系統(tǒng)調(diào)試過程和測試結(jié)果進(jìn)行了分析.

標(biāo)簽： OFDM FPGA 接收機(jī)

上傳時間： 2013-04-24

上傳用戶：zhoujunzhen
基于FPGA的8051單片機(jī)IP核設(shè)計及應(yīng)用

單片微型計算機(jī)(單片機(jī))是將微處理器CPU、程序存儲器、數(shù)據(jù)存儲器、定時/計數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專門為嵌入式系統(tǒng)設(shè)計的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國目前應(yīng)用最廣的單片機(jī)之一。隨著可編程邏輯器件設(shè)計技術(shù)的發(fā)展，每個邏輯器件中門電路的數(shù)量越來越多，一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊，設(shè)計成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負(fù)擔(dān)，避免重復(fù)勞動。隨著FPGA的規(guī)模越來越大，設(shè)計越來越復(fù)雜，使用IP核是一個發(fā)展趨勢。本課題結(jié)合FPGA與8051單片機(jī)的優(yōu)點，主要針對以下三個方面研究： (1)FPGA開發(fā)平臺的硬件實現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內(nèi)程序存儲器，搭建FPGA的硬件開發(fā)平臺。 (2)用VHDL語言實現(xiàn)8051IP核分析研究8051系列單片機(jī)內(nèi)部各模塊結(jié)構(gòu)以及各部分的連接關(guān)系，實現(xiàn)了基于FPGA的8051IP核。主要包括如下幾個模塊：CPU模塊、片內(nèi)數(shù)據(jù)存儲器模塊、定時/計數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復(fù)位模塊等。 (3)基于FPGA的8051IP核應(yīng)用用所設(shè)計的8051IP核，實現(xiàn)了對一個4×4鍵盤的監(jiān)測掃描、鍵盤確認(rèn)、按鍵識別等應(yīng)用。

標(biāo)簽： FPGA 8051 單片機(jī) IP核

上傳時間： 2013-04-24

上傳用戶：1417818867
基于ARM核的USB2.0AHB接口IP主機(jī)端驅(qū)動程序的設(shè)計與實現(xiàn)

本論文以開發(fā)基于ARM核的USB2.0-AHB接口IP此項目為依托，致力于在Windows XP操作系統(tǒng)上使用DDK(Driver Development Kit)設(shè)計和開發(fā)一個基于WDM的主機(jī)端驅(qū)動程序。開發(fā)該驅(qū)動程序的目的是為了對該IP進(jìn)行FPGA測試以及配合設(shè)備端驅(qū)動程序的開發(fā)，該驅(qū)動程序能夠完成即插即用功能，塊傳輸，同步傳輸，控制傳輸以及對Flash的操作五項主要功能。論文首先介紹了基于WDM的USB驅(qū)動程序設(shè)計原理，其中包括了從結(jié)構(gòu)到通信流對USB主機(jī)系統(tǒng)的介紹，編寫WDM驅(qū)動程序的基礎(chǔ)理論(主要介紹了數(shù)個相關(guān)的重要概念、驅(qū)動程序的基本組成)，以及在開發(fā)對Flash操作的例程會使用到的Mass Storage類協(xié)議的簡要介紹。在介紹設(shè)計原理后，論文從總體的系統(tǒng)應(yīng)用環(huán)境和結(jié)構(gòu)薊數(shù)據(jù)傳輸、內(nèi)部模塊以及軟硬件體系結(jié)構(gòu)幾個方面簡要描述了該IP的系統(tǒng)設(shè)計。接著論文通過分析主機(jī)端驅(qū)動程序功能需求，提出了驅(qū)動程序的總體構(gòu)架以及分步式的設(shè)計流程，具體步驟是先實現(xiàn)驅(qū)動程序的正常加載以及基本PnP功能，然后實現(xiàn)塊傳輸、同步傳輸以及控制傳輸，最后完成對Flash操作例程的設(shè)計。隨后論文詳細(xì)闡述了對上述五項主要功能模塊的設(shè)計；其中對Flash操作例程的設(shè)計是難點，作者通過分析Bulk-Only協(xié)議和UFI命令規(guī)范，提出程序的詳細(xì)設(shè)計方案。論文最后簡要介紹了調(diào)試驅(qū)動程序的方法，以及驅(qū)動程序的測試內(nèi)容、部分測試結(jié)果以及測試結(jié)論。本論文研究對象為基于ARM核的USB2.0-AHB接口IP主機(jī)端驅(qū)動程序，因為其研究主體是一個基于WDM的主機(jī)端驅(qū)動程序，因此有其普遍性；但是它以開發(fā)基于ARM核的USB2.0-AHB接口IP這個項目為依托，其目的是為項目服務(wù)，因此它有其特殊性。它是一項既有普遍性又有特殊性的研究。

標(biāo)簽： ARM 2.0 AHB USB

上傳時間： 2013-05-19

上傳用戶：2007yqing
基于FPGA的GPIB控制器的IP核設(shè)計

當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實現(xiàn)的主流技術(shù)。流片風(fēng)險與費(fèi)用增加、上市時間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計服務(wù)者和芯片集成者三個層次。SOC設(shè)計已走向基于IP集成的平臺設(shè)計階段，經(jīng)過嚴(yán)格驗證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動測試系統(tǒng)的核心，在測試領(lǐng)域應(yīng)用廣泛。本人通過查閱大量的技術(shù)資料，分析了集成電路在國內(nèi)外發(fā)展的最新動態(tài)，提出了基于FPGA的自主知識產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計和實現(xiàn)。本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對FPGA開發(fā)所具備的基本知識作了簡要介紹。文中對GPIB總線進(jìn)行了簡單的描述，根據(jù)芯片設(shè)計的主要思想，重點在于論述怎樣用FPGA來實現(xiàn)IEEE-488.2協(xié)議，并詳細(xì)闡述了GPIB控制器的十種接口功能及其狀態(tài)機(jī)的IP核實現(xiàn)。同時，對數(shù)據(jù)通路也進(jìn)行了較為細(xì)致的說明。在設(shè)計的時候采用基于模塊化設(shè)計思想，用VerilogHDL語言完成各模塊功能描述，通過Synplifv軟件的綜合，用Modelsim對設(shè)計進(jìn)行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統(tǒng)芯片的lP軟核設(shè)計，并用EDA工具下載到了FPGA上。為了更好地驗證設(shè)計思想，借助EDA工具對GPIB控制器的工作狀態(tài)進(jìn)行了軟件仿真，給出仿真結(jié)果，仿真波形驗證了GPIB控制器的工作符合預(yù)想。最后，本文對基于FPGA的GPIB控制器的IP核設(shè)計過程進(jìn)行了總結(jié)，展望了當(dāng)前GPIB控制器設(shè)計的發(fā)展趨勢，指出了開展進(jìn)一步研究需要做的工作。

標(biāo)簽： FPGA GPIB 控制器 IP核

上傳時間： 2013-04-24

上傳用戶：rockjablew
MG323 TCP/IP開發(fā)流程

華為的MG323 TCP/IP 常用AT命令

標(biāo)簽： 323 TCP MG IP

上傳時間： 2013-04-24

上傳用戶：jacking
雷達(dá)信號處理在FPGA中的IP核

隨著雷達(dá)信號處理技術(shù)的不斷發(fā)展，通用化、系統(tǒng)化、模塊化的設(shè)計標(biāo)準(zhǔn)日益受到人們的重視，而FPGA和可復(fù)用IP核技術(shù)的發(fā)展使之成為可能。文中從三個方面進(jìn)行IP內(nèi)核的開發(fā)，一是采用硬件描述語言實現(xiàn)雷達(dá)信號處理IP核設(shè)計；二...

標(biāo)簽： FPGA 雷達(dá)信號處理 IP核

上傳時間： 2013-05-21

上傳用戶：tccc
基于FPGA的3D圖像處理器IP核

基于FPGA的3D圖像處理器IP核的設(shè)計與實現(xiàn)

標(biāo)簽： FPGA 圖像處理器 IP核

上傳時間： 2013-05-18

上傳用戶：1101055045