正交試驗(yàn)設(shè)計(jì)方法.試驗(yàn)設(shè)計(jì)是數(shù)理統(tǒng)計(jì)學(xué)的一個(gè)重要的分支。多數(shù)數(shù)理統(tǒng)計(jì)方法主要用于分析已經(jīng)得到的數(shù)據(jù)，而試驗(yàn)設(shè)計(jì)卻是用于決定數(shù)據(jù)收集的方法。試驗(yàn)設(shè)計(jì)方法主要討論如何合理地安排試驗(yàn)以及試驗(yàn)所得的數(shù)據(jù)如何分析等。
標(biāo)簽： 數(shù)理統(tǒng)計(jì) 試驗(yàn)設(shè)計(jì) 正 分支
上傳時(shí)間： 2014-01-08
上傳用戶(hù)：fnhhs
免費(fèi)的tcp ip 協(xié)議的pcb sch
標(biāo)簽： tcp pcb sch ip
上傳時(shí)間： 2015-07-19
上傳用戶(hù)：xaijhqx
Xilinx FPGA 的IP核，實(shí)現(xiàn)FFT功能的
標(biāo)簽： Xilinx FPGA IP核
上傳時(shí)間： 2013-12-12
上傳用戶(hù)：han_zh
通用存儲(chǔ)器VHDL代碼庫(kù),The Free IP Project VHDL Free-FIFO, Quartus standard library.
標(biāo)簽： VHDL Free-FIFO standard Project
上傳用戶(hù)：天涯
IP輸入框，IP輸入框 IP輸入框
標(biāo)簽： 輸入
上傳時(shí)間： 2014-01-19
上傳用戶(hù)：aysyzxzm
一個(gè)用戶(hù)IP電話的控制程序，用于實(shí)現(xiàn)語(yǔ)音和模擬間的轉(zhuǎn)換。
標(biāo)簽： 用戶(hù) IP電話 控制 程序
上傳時(shí)間： 2014-11-22
上傳用戶(hù)：redmoons
用VHDL硬件描述語(yǔ)言開(kāi)發(fā)的miniUART接口IP Core,用戶(hù)可以將其嵌入到自己的FPGA模塊中。
標(biāo)簽： miniUART VHDL Core FPGA
上傳時(shí)間： 2015-07-22
上傳用戶(hù)：稀世之寶039
空時(shí)正交編碼源程序，參考文獻(xiàn)： V.Tarokh,H. Jafarkhani,and A. R. Calderbank "Space-Time Codes from ％Orthogonal Designs",IEEE Trans. Inform. Theory VOL. 45,NO. 5,JULY 1
標(biāo)簽： 正 編碼 源程序
上傳時(shí)間： 2013-12-26
上傳用戶(hù)：fandeshun
ip路由選擇
標(biāo)簽： 路由選擇
上傳時(shí)間： 2013-12-31
上傳用戶(hù)：cxl274287265
屬性約簡(jiǎn)程序： 1將roughset數(shù)據(jù)庫(kù)附加到SQLServer2000數(shù)據(jù)庫(kù)中 2 在system.ini中設(shè)置SQLServer2000服務(wù)器ip,若在本地，則不必設(shè)置 3 在CTR表中輸入決策表 4 啟動(dòng)roughset_getreduce.exe求約簡(jiǎn)和規(guī)則.
標(biāo)簽： SQLServer 2000 roughset system
上傳用戶(hù)：kernaling
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
