Abstract: This application note describes how sampling clock jitter (time interval error or "TIE jitter") affectsthe performance of delta-sigma digital-to-analog converters (DACs). New insights explain the importanceof separately specifying low-frequency (< 2x passband frequency) and high-frequency or wideband (> 2xpassband frequency) jitter tolerance in these devices. The article also provides an application example ofa simple highly jittered cycle-skipped sampling clock and describes a method for generating a properbroadband jittered clock. The document then goes on to compare Maxim's audio DAC jitter tolerance tocompetitor audio DACs. Maxim's exceptionally high jitter tolerance allows very simple and low-cost sampleclock implementations.
標(biāo)簽： DAC 音頻 數(shù)模轉(zhuǎn)換器 抖動(dòng)
上傳時(shí)間： 2013-10-25
上傳用戶：banyou
The MAX2870 ultra-wideband phase-locked loop (PLL) and voltagecontrol oscillator (VCO) can operate in both integer-N and fractional-Nmodes, similar to the Analog Devices ADF4350 wideband synthesizer.This application note compares the MAX2870 and ADF4350 registers andloop filter design in detail. Users who already familiar with ADF4350 canuse this application note as a quick design reference.
標(biāo)簽： 寄存器 環(huán)路濾波器
上傳時(shí)間： 2014-12-23
上傳用戶：變形金剛
Abstract: A digital RF modulator, an integrated solution that satisfies stringent DOCSIS RF-performancerequirements, takes advantage of modern technologies like high-performance wideband digital-to-analogconversion and CMOS technology scaling. This application note describes the concept and advantages ofa digital quadrature amplitude modulation (QAM) modulator that uses the direct-RF architecture to enablea cable access platform (CCAP) system.
標(biāo)簽： 集成 數(shù)字RF 調(diào)制器 方案
上傳時(shí)間： 2013-10-20
上傳用戶：drink！
針對(duì)紅外圖像邊緣模糊，對(duì)比度低的問(wèn)題，文中研究了改進(jìn)的中值濾波和改進(jìn)的Sobel邊緣檢測(cè)對(duì)紅外圖像進(jìn)行處理。在對(duì)處理后圖像的特征進(jìn)行分析的基礎(chǔ)上，研究了改進(jìn)的Laplace金字塔分解的圖像融合算法，并基于CUDA并行處理技術(shù)，在可編程GPU上實(shí)現(xiàn)了紅外圖像快速增強(qiáng)的目的。該算法結(jié)合GPU的內(nèi)存特點(diǎn)，應(yīng)用紋理映射、多點(diǎn)訪問(wèn)、并行觸發(fā)技術(shù)，優(yōu)化數(shù)據(jù)的存儲(chǔ)結(jié)構(gòu)，提高數(shù)據(jù)處理速度，適用于對(duì)紅外圖像增強(qiáng)的實(shí)時(shí)性要求較高的領(lǐng)域。實(shí)驗(yàn)結(jié)果表明，該算法有較好的并行特性，能充分利用CUDA的并行計(jì)算能力，提高了紅外圖像增強(qiáng)的實(shí)時(shí)性，處理分辨率為3 096×3 096的紅外圖像時(shí)加速比達(dá)32.189。
上傳時(shí)間： 2014-01-03
上傳用戶：mh_zhaohy
針對(duì)準(zhǔn)確測(cè)量油氣水多相流各分相含量的問(wèn)題，采用了電容層析成像技術(shù)完成油氣水多相流各分相含量測(cè)量。通過(guò)仿真分析了采用有限元分析方法的電極間的靈敏度特性，探討了測(cè)量中的"軟場(chǎng)"特性；結(jié)合靈敏度的分析，對(duì)單元濾波圖象重建進(jìn)行了仿真對(duì)比，得到單元濾波對(duì)圖像重建有很大的改善。說(shuō)明采用電容層析成像技術(shù)測(cè)量各分相含量的方案是可行的。
上傳時(shí)間： 2013-10-15
上傳用戶：hustfanenze
針對(duì)當(dāng)今職業(yè)院校PLC教學(xué)中，主要側(cè)重于梯形圖、語(yǔ)句表、順序功能圖的程序設(shè)計(jì)，而忽略了PLC控制系統(tǒng)的整體設(shè)計(jì)，造成學(xué)生不能真正學(xué)懂PLC的問(wèn)題，通過(guò)一個(gè)完整的基于S7-200可編程控制器和組態(tài)王6.53軟件的遠(yuǎn)程監(jiān)控十字路口交通燈模擬系統(tǒng)設(shè)計(jì)實(shí)例，闡述了學(xué)生完成系統(tǒng)設(shè)計(jì)在PLC課程學(xué)習(xí)中的作用在于，有利于進(jìn)一步調(diào)動(dòng)學(xué)生自主學(xué)習(xí)的積極性，有利于全面理解和掌握理論知識(shí)，使學(xué)生真正掌握PLC。
標(biāo)簽： PLC 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-10-16
上傳用戶：tyler
數(shù)字濾波器是數(shù)字信號(hào)處理領(lǐng)域內(nèi)的重要組成部分。FIR濾波器又以其嚴(yán)格的線性相位及穩(wěn)定性高等特性被廣泛應(yīng)用。本文結(jié)合MATLAB工具軟件介紹了FIR數(shù)字濾波器的設(shè)計(jì)方法，并在Xilinx的FPGA器件上完成設(shè)計(jì)實(shí)現(xiàn)。最后，使用MATLAB和ModelSim軟件對(duì)數(shù)據(jù)進(jìn)行了分析，證實(shí)了設(shè)計(jì)實(shí)現(xiàn)的正確性與可行性。
標(biāo)簽： MATLAB FPGA FIR 濾波器設(shè)計(jì)
上傳時(shí)間： 2013-10-13
上傳用戶：robter
針對(duì)互聯(lián)網(wǎng)領(lǐng)域版權(quán)保護(hù)面臨的挑戰(zhàn)，介紹了一種新的版權(quán)公共服務(wù)新模式：數(shù)字版權(quán)標(biāo)識(shí)符體系及其總體技術(shù)框架，并分析了基于數(shù)字指紋的數(shù)字版權(quán)標(biāo)識(shí)技術(shù)，該技術(shù)對(duì)于數(shù)字版權(quán)標(biāo)識(shí)符體系中數(shù)字版權(quán)監(jiān)測(cè)取證功能的實(shí)現(xiàn)具有一定的意義。
標(biāo)簽： 數(shù)字指紋 數(shù)字版權(quán) 標(biāo)識(shí)
上傳時(shí)間： 2014-12-23
上傳用戶：suoyuan
為了使設(shè)計(jì)的多輸出組合邏輯電路達(dá)到最簡(jiǎn)，運(yùn)用復(fù)合卡諾圖化簡(jiǎn)多輸出函數(shù)，找出其各項(xiàng)的公共項(xiàng)，得到的表達(dá)式不一定是最簡(jiǎn)的，但是通過(guò)找公共項(xiàng)，使電路中盡量使用共用的邏輯門(mén)，從而減少電路整體的邏輯門(mén)，使電路簡(jiǎn)單。結(jié)果表明，利用復(fù)合卡諾圖化簡(jiǎn)后設(shè)計(jì)出的電路更為簡(jiǎn)單。
標(biāo)簽： 卡諾圖 中的應(yīng)用 輸出 組合邏輯
上傳時(shí)間： 2013-12-23
上傳用戶：xzt
電路連接 由于數(shù)碼管品種多樣，還有共陰共陽(yáng)的，下面我們使用一個(gè)數(shù)碼管段碼生成器（在文章結(jié)尾） 去解決不同數(shù)碼管的問(wèn)題： 本例作者利用手頭現(xiàn)有的一位不知品牌的共陽(yáng)數(shù)碼管：型號(hào)D5611 A/B，在Eagle 找了一個(gè) 類似的型號(hào)SA56-11，引腳功能一樣可以直接代換。所以下面電路圖使用SA56-11 做引腳說(shuō)明。 注意： 1. 將數(shù)碼管的a~g 段，分別接到Arduino 的D0~D6 上面。如果你手上的數(shù)碼管未知的話，可以通過(guò)通電測(cè)量它哪個(gè)引腳對(duì)應(yīng)哪個(gè)字段，然后找出a~g 即可。 2. 分清共陰還是共陽(yáng)。共陰的話，接220Ω電阻到電源負(fù)極；共陽(yáng)的話，接220Ω電阻到電源+5v。 3. 220Ω電阻視數(shù)碼管實(shí)際工作亮度與手頭現(xiàn)有原件而定，不一定需要準(zhǔn)確。 4. 按下按鈕即停。 源代碼 由于我是按照段碼生成器默認(rèn)接法接的，所以不用修改段碼生成器了，直接在段碼生成器選擇共陽(yáng)極，再按“自動(dòng)”生成數(shù)組就搞定。 下面是源代碼，由于偷懶不用寫(xiě)循環(huán)，使用了部分AVR 語(yǔ)句。 PORTD 這個(gè)是AVR 的端口輸出控制語(yǔ)句，8 位對(duì)應(yīng)D7~D0，PORTD=00001001 就是D3 和D0 是高電平。 PORTD = a;就是找出相應(yīng)的段碼輸出到D7~D0。 DDRD 這個(gè)是AVR 語(yǔ)句中控制引腳作為輸出/輸入的語(yǔ)句。DDRD = 0xFF;就是D0~D7 全部 作為輸出腳了。 ARDUINO CODECOPY /* Arduino 單數(shù)碼管骰子 Ansifa 2011-12-28 */ //定義段碼表，表中十個(gè)元素由LED 段碼生成器生成，選擇了共陽(yáng)極。 inta[10] = {0xC0, 0xF9, 0xA4, 0xB0, 0x99, 0x92, 0x82, 0xF8, 0x80, 0x90}; voidsetup() { DDRD = 0xFF; //AVR 定義PortD 的低七位全部用作輸出使用。即0xFF=B11111111對(duì) 應(yīng)D7~D0 pinMode(12, INPUT); //D12用來(lái)做骰子暫停的開(kāi)關(guān) } voidloop() { for(int i = 0; i < 10; i++) { //將段碼輸出PortD 的低7位，即Arduino 的引腳D0~D6，這樣需要取出PORTD 最高位，即 D7的狀態(tài)，與段碼相加，之后再輸出。 PORTD = a[i]; delay(50); //延時(shí)50ms while(digitalRead(12)) {} //如果D12引腳高電平，則在此死循環(huán),暫停LED 跑 動(dòng) } }
標(biāo)簽： Arduino 10 數(shù)碼管 實(shí)驗(yàn)
上傳時(shí)間： 2013-10-15
上傳用戶：baitouyu
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
