磁通反向電機(FRM)是一種新型的雙凸極永磁(DSPM)電機,它把高磁能的永磁體放在定子極的表面,永磁體易于安裝.隨著轉子旋轉,FRM定子繞組所交鏈的永磁磁通改變極性,這意味著比磁通脈振產生更大的磁通變化.由于FRM的繞組利用率高、結構簡單、轉動慣量小及適于高速運轉等優點,可廣泛應用于汽車制造業、航空航天等工業領域.本文將從模型建立、分析方法、性能分析等方面對該電機進行深入研究.首先,為了解FRM基本理論和掌握其基本規律,寫出FRM的基本方程式;由于電機的雙凸極結構以及飽和和非線性的影響,整個系統為一強非線性系統.對該電機作適當簡化,建立其線性數學模型,這樣有利于對FRM的定性分析,弄清其內部的基本電磁關系和基本特性.討論了繞組電感、繞組磁鏈、感應電動勢及繞組電流、電磁轉矩等靜態特性,推導出FRM的功率密度計算公式.其次,為準確計算FRM性能,要考慮磁路飽和、鐵磁材料的非線性以及永磁磁場與電樞反應磁場之間的相互影響等因素,要建立FRM的非線性模型,提出用變網絡等效磁路法進行分析.具體方法是建立FRM的非線性變網絡等效磁路模型,推導等效磁路中各部分磁導的計算公式,用節點磁位法建立相應的方程,通過求解該非線性等效磁路方程,得到磁路各部分的磁通分布,進一步求得靜態特性,計算出電磁參數.然后用FRM樣機的實驗結果驗證理論分析的正確性.樣機的理論分析結果同實驗結果進行比較表明,本文所介紹的FRM變網絡等效磁路模型具有較好的精度及通用性,基于等效磁網絡模型的FRM電磁計算是可行的,計算結果是正確的.最后對磁通反向汽車發電機的功率密度進行分析.導出了磁通反向汽車發電機功率密度的計算公式,分析了影響電機功率密度的因素,并與電勵磁汽車發電機進行了比較.
標簽：
磁通
反向電機
數學模型
性能分析
上傳時間：
2013-07-30
上傳用戶：ljthhhhhh123
隨著對高處理能力、網絡通信、實時多任務,超低功耗這些需求的增長,傳統8位處理器已經不能滿足新產品的要求了,高端嵌入式處理器已經得到了普遍的重視和應用.ARM是目前嵌入式領域應用最廣泛的RISC微處理器結構,該文研究了基于ARM處理器的嵌入式系統的開發,介紹了利用一款ARM微處理器和FPGA設計的四路E1中繼板卡的硬件結構和工作原理,并在這個硬件平臺上進行軟件開發的過程.該四路E1收發器能夠提供四條E1鏈路,把帶寬從2Mbps提高到8Mbps,能夠同時負載120個用戶的通信,解決了數字環路系統中卡槽數目限制的問題.目前,建立在G. 703基礎上的El接口在分組網、幀中繼網、GSM移動基站及軍事通信中得到廣泛的應用,傳送語音信號、數據、圖像等業務.文中首先分析了當前數字環路系統的發展現狀和趨勢,隨著網絡通信的用戶數目及信息量的猛增,拓寬數據傳輸的通道是一項研究熱點,這是開發四路E1收發器的一個目的.接著敘述了數字環路系統的結構和工作原理,即四路E1收發器的應用環境,著重介紹了四路E1板卡在整個系統中所扮演的角色和嵌入式處理器ARM的體系結構和特點,鑒于數據傳輸中對時鐘的要求比較嚴格,該文還介紹了FPGA技術,應用它主要是為系統提供各個精確的時鐘.然后,在分析了四路E1收發器的工作原理和比較了各類處理器特點的基礎上,提出了四路E1收發器的硬件設計,分別介紹了時鐘模塊、系統接口電路、存儲系統模塊、四通道E1合成器模塊、CPU模塊以及時隙交換模塊.接著,在研究分析了G.703和G.704等通信協議后,再根據系統要求提出了四路E1收發器的軟件設計.先介紹了實時操作系統RTXC,詳細闡述了ARM處理器啟動代碼程序的設計,然后給出了在此操作系統下軟件設計的整體結構,分四個任務分別闡述此軟件功能,其中詳細介紹了信令處理模塊、接口中斷處理模塊、系統運行監測模塊和RC消息LC消息處理模塊.最后介紹了軟件和硬件的調試方法以及設計過程中的調試開發過程,整個系統設計完成后,經過反復調試、測驗已達到了預期的效果,現正投入使用中.
標簽：
FPGA
ARM
處理器
中的應用
上傳時間：
2013-04-24
上傳用戶：夢雨軒膂
FPGA能夠減少電子系統的開發風險和開發成本,縮短上市時間,降低維護升級成本,廣泛地應用在電子系統中.隨著集成電路向著片上系統(SoC)的發展,需要設計出FPGA IP核用于SoC芯片的設計.該論文的工作圍繞FPGA IP核的設計進行,在FPGA結構設計優化和FPGAIP接口方案設計兩方面進行了研究.設計改進了適用于數據通路的FPGA新結構——FDP.設計改進了可編程邏輯單元(LC);對可編程連線作為"2層2類"的層次結構進行組織,進行了改進并確定了各種連線的通道寬度;結合對迷宮布線算法的分析以及benchmark電路實驗的方法,提出了用于分段式網格連線的開關盒和連接盒新結構,提高連線的面積利用效率.在FPGA IP核的接口方案上,基于邊界掃描測試電路提出了FPGA IP核的測試方案;結合擴展邊界掃描測試電路得到的編程功和自動下載電路,為FPGA IP核提供了具有兩種不同編程方法的編程接口.采用SMIC 0.35um 3層金屬CMOS工藝,實現了一個10萬系統門規模的FDP結構,并和編程、測試接口一起進行版圖設計,試制了FDP100k芯片.FDP100k中包括了32×32個LC,128個可編程IO單元.在FDP100k的芯片測試中,對編程寄存器、各種可編程資源進行測試,并完成電路實現、性能參數測試以及IP核接口的測試,結果表明FPGA IP核的整體功能正確.
標簽：
FPGAIP
上傳時間：
2013-04-24
上傳用戶：gokk
