FPGA能夠減少電子系統(tǒng)的開(kāi)發(fā)風(fēng)險(xiǎn)和開(kāi)發(fā)成本,縮短上市時(shí)間,降低維護(hù)升級(jí)成本,廣泛地應(yīng)用在電子系統(tǒng)中.隨著集成電路向著片上系統(tǒng)(SoC)的發(fā)展,需要設(shè)計(jì)出FPGA IP核用于SoC芯片的設(shè)計(jì).該論文的工作圍繞FPGA IP核的設(shè)計(jì)進(jìn)行,在FPGA結(jié)構(gòu)設(shè)計(jì)優(yōu)化和FPGAIP接口方案設(shè)計(jì)兩方面進(jìn)行了研究.設(shè)計(jì)改進(jìn)了適用于數(shù)據(jù)通路的FPGA新結(jié)構(gòu)——FDP.設(shè)計(jì)改進(jìn)了可編程邏輯單元(lc);對(duì)可編程連線作為"2層2類"的層次結(jié)構(gòu)進(jìn)行組織,進(jìn)行了改進(jìn)并確定了各種連線的通道寬度;結(jié)合對(duì)迷宮布線算法的分析以及benchmark電路實(shí)驗(yàn)的方法,提出了用于分段式網(wǎng)格連線的開(kāi)關(guān)盒和連接盒新結(jié)構(gòu),提高連線的面積利用效率.在FPGA IP核的接口方案上,基于邊界掃描測(cè)試電路提出了FPGA IP核的測(cè)試方案;結(jié)合擴(kuò)展邊界掃描測(cè)試電路得到的編程功和自動(dòng)下載電路,為FPGA IP核提供了具有兩種不同編程方法的編程接口.采用SMIC 0.35um 3層金屬CMOS工藝,實(shí)現(xiàn)了一個(gè)10萬(wàn)系統(tǒng)門規(guī)模的FDP結(jié)構(gòu),并和編程、測(cè)試接口一起進(jìn)行版圖設(shè)計(jì),試制了FDP100k芯片.FDP100k中包括了32×32個(gè)lc,128個(gè)可編程IO單元.在FDP100k的芯片測(cè)試中,對(duì)編程寄存器、各種可編程資源進(jìn)行測(cè)試,并完成電路實(shí)現(xiàn)、性能參數(shù)測(cè)試以及IP核接口的測(cè)試,結(jié)果表明FPGA IP核的整體功能正確.
標(biāo)簽： FPGAIP
上傳時(shí)間： 2013-04-24
上傳用戶：gokk
本文主要研究了數(shù)字聲音廣播系統(tǒng)(DAB)內(nèi)交織器與解交織器的算法及硬件實(shí)現(xiàn)方法。時(shí)間交織器與解交織器的硬件實(shí)現(xiàn)可以有幾種實(shí)現(xiàn)方案，本文對(duì)其性能進(jìn)行了分析比較，選擇了一種工程中實(shí)用的設(shè)計(jì)方案進(jìn)行設(shè)計(jì)，并將設(shè)計(jì)結(jié)果以FPGA設(shè)計(jì)驗(yàn)證。時(shí)間解交織器的交織速度、電路面積、占用內(nèi)存、是設(shè)計(jì)中主要因素，文中采用了單口SRAM實(shí)現(xiàn)，減少了對(duì)存儲(chǔ)器的使用，利用lc設(shè)計(jì)的優(yōu)化設(shè)計(jì)方法來(lái)改善電路的面積。硬件實(shí)現(xiàn)是采用工業(yè)EDA標(biāo)準(zhǔn)Top-to-Down設(shè)計(jì)思想來(lái)設(shè)計(jì)時(shí)間解交織，使用verilogHDL硬件描述語(yǔ)言來(lái)描述解交織器，用Cadence Nc-verilog進(jìn)行仿真，Debussy進(jìn)行debug，在Altera公司的FPGA開(kāi)發(fā)板上進(jìn)行測(cè)試，然后用ASIC實(shí)現(xiàn)。測(cè)試結(jié)果證明：時(shí)間解交織器的輸出正確，實(shí)現(xiàn)速度較快，占用面積較小。
上傳時(shí)間： 2013-04-24
上傳用戶：梧桐
正弦波振蕩器在各種電子設(shè)備中有著廣泛的應(yīng)用。它是一種能自動(dòng)地將直流電源能量轉(zhuǎn)換為一定波形的交變振蕩信號(hào)能量的轉(zhuǎn)換電路。它與放大器的區(qū)別在于，無(wú)需外加激勵(lì)信號(hào)，就能產(chǎn)生具有一定頻率、一定波形和一定振幅的交流信號(hào)。
上傳時(shí)間： 2013-04-24
上傳用戶：feilinhan
FPGA(Field Programmable Gate Arrays)是目前廣泛使用的一種可編程器件，F(xiàn)PGA的出現(xiàn)使得ASIC(Application Specific Integrated Circuits)產(chǎn)品的上市周期大大縮短，并且節(jié)省了大量的開(kāi)發(fā)成本。目前FPGA的功能越來(lái)越強(qiáng)大，滿足了目前集成電路發(fā)展的新需求，但是其結(jié)構(gòu)同益復(fù)雜，規(guī)模也越來(lái)越大，內(nèi)部資源的種類也R益豐富，但同時(shí)也給測(cè)試帶來(lái)了困難，F(xiàn)PGA的發(fā)展對(duì)測(cè)試的要求越來(lái)越高，對(duì)FPGA測(cè)試的研究也就顯得異常重要。 本文的主要工作是提出一種開(kāi)關(guān)盒布線資源的可測(cè)性設(shè)計(jì)，通過(guò)在FPGA內(nèi)部加入一條移位寄存器鏈對(duì)開(kāi)關(guān)盒進(jìn)行配置編程，使得開(kāi)關(guān)盒布線資源測(cè)試時(shí)間和測(cè)試成本減少了99％以上，而且所增加的芯片面積僅僅在5％左右，增加的邏輯資源對(duì)FPGA芯片的使用不會(huì)造成任何影響，這種方案采用了小規(guī)模電路進(jìn)行了驗(yàn)證，取得了很好的結(jié)果，是一種可行的測(cè)試方案。 本文的另一工作是采用一種FPGA邏輯資源的測(cè)試算法對(duì)自主研發(fā)的FPGA芯片F(xiàn)DP250K的邏輯資源進(jìn)行了嚴(yán)格、充分的測(cè)試，從FPGA最小的邏輯單元lc開(kāi)始，首先得到一個(gè)lc的測(cè)試配置，再結(jié)合SLICE內(nèi)部?jī)蓚€(gè)lc的連接關(guān)系得到一個(gè)SLICE邏輯單元的4種測(cè)試配置，并且采用陣列化的測(cè)試方案，同時(shí)測(cè)試芯片內(nèi)部所有的邏輯單元，使得FPGA內(nèi)部的邏輯資源得完全充分的測(cè)試，測(cè)試的故障覆蓋率可達(dá)100％，測(cè)試配置由配套編程工具產(chǎn)生，測(cè)試取得了完滿的結(jié)果。
上傳時(shí)間： 2013-06-29
上傳用戶：Thuan
好東西分享給大家，請(qǐng)各位踴躍下載，同事也喜歡能得到各位的一些好東西分享！
上傳時(shí)間： 2013-04-24
上傳用戶：維子哥哥
由于各種非線性電力電子裝置的和功率開(kāi)關(guān)器件的廣泛應(yīng)用產(chǎn)生了諧波。隨著對(duì)電能質(zhì)量要求的不斷提高，各種治理諧波的電力電子裝置就產(chǎn)生了。諧波治理的方法主要有無(wú)源濾波技術(shù)和有源電力濾波器技術(shù)。傳統(tǒng)的方法采用lc 無(wú)源濾波器，與無(wú)源濾波器相比有源電力濾波器具有很大的優(yōu)越性，因此越來(lái)越多的應(yīng)用到治理諧波污染中。隨著以DSP 和FPGA 的高速發(fā)展，以全數(shù)字化控制技術(shù)實(shí)現(xiàn)的有源電力濾波器必將更多的應(yīng)用到諧波裝置中去。本文深入分析了諧波治理的研究背景意義和有源濾波器的研究現(xiàn)狀和發(fā)展趨勢(shì)。介紹了有源濾波器的基本的工作原理；分類；諧波的檢測(cè)方法和控制策略，在各個(gè)方法的比較上選用基于瞬時(shí)無(wú)功功率理論的諧波檢測(cè)法對(duì)諧波電流進(jìn)行了檢測(cè)。并提出了一種基于 DSP 及FPGA 控制的有源電力濾波器的設(shè)計(jì)方案，重點(diǎn)研究了三相并聯(lián)型有源濾波器的控制系統(tǒng)及硬件設(shè)計(jì)。本文還對(duì)系統(tǒng)的功率器件進(jìn)行了分析并選用IGBT 作為其開(kāi)關(guān)器件。設(shè)計(jì)了IGBT 驅(qū)動(dòng)及保護(hù)電路，利用理論分析和仿真結(jié)果設(shè)定了系統(tǒng)直流側(cè)電容和輸出電感的參數(shù)。對(duì)整個(gè)系統(tǒng)進(jìn)行了Simulink 仿真實(shí)驗(yàn)，選用DSP 和和FPGA 作為核心處理芯片，DSP 用來(lái)采集數(shù)據(jù)并檢測(cè)諧波，F(xiàn)PGA 用來(lái)實(shí)現(xiàn)PWM 脈沖的輸出。設(shè)計(jì)并調(diào)試出非線性負(fù)載，傳感器采集，電流電壓調(diào)理電路，主電路，過(guò)零檢測(cè)電路，IGBT 的驅(qū)動(dòng)及吸收緩沖電路。并在此基礎(chǔ)上搭建出了試驗(yàn)平臺(tái)。給出了DSP 及FPGA 的軟件設(shè)計(jì)思想和流程。
標(biāo)簽： FPGA 有源濾波器 硬件設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：youth25
濾波器是一種二端口網(wǎng)絡(luò)。它具有選擇頻率的特性，即可以讓某些頻率順利通過(guò)，而對(duì)其它頻率則加以阻攔，目前由于在雷達(dá)、微波、通訊等部門，多頻率工作越來(lái)越普遍，對(duì)分隔頻率的要求也相應(yīng)提高；所以需用大量的濾波器。再則，微波固體器件的應(yīng)用對(duì)濾波器的發(fā)展也有推動(dòng)作用，像參數(shù)放大器、微波固體倍頻器、微波固體混頻器等一類器件都是多頻率工作的，都需用相應(yīng)的濾波器。更何況，隨著集成電路的迅速發(fā)展，近幾年來(lái)，電子電路的構(gòu)成完全改變了，電子設(shè)備日趨小型化。原來(lái)為處理模擬信號(hào)所不可缺少的lc型濾波器，在低頻部分，將逐漸為有源濾波器和陶瓷濾波器所替代。在高頻部分也出現(xiàn)了許多新型的濾波器，例如：螺旋振子濾波器、微帶濾波器、交指型濾波器等等。雖然它們的設(shè)計(jì)方法各有自己的特殊之點(diǎn)，但是這些設(shè)計(jì)方法仍是以低頻“綜合法濾波器設(shè)計(jì)”為基礎(chǔ)，再?gòu)闹醒葑兌桑覀円v的波導(dǎo)濾波器就是一例。
標(biāo)簽： 濾波器設(shè)計(jì)
上傳時(shí)間： 2013-08-04
上傳用戶：eclipse
電容、電感、頻率，三者輸入其中兩項(xiàng)，可方便得計(jì)算出第三個(gè)值.0分發(fā)布，方便大家
上傳時(shí)間： 2013-04-24
上傳用戶：JasonC
好用的小工具，便于計(jì)算諧振頻率、L值、C值。
標(biāo)簽： lc濾波器 參數(shù) 設(shè)定
上傳時(shí)間： 2013-12-17
上傳用戶：jx_wwq
為了解決聲表面波濾波器插損太大，造成有用信號(hào)衰減嚴(yán)重，彌補(bǔ)插損又會(huì)引起底部噪聲抬高的問(wèn)題。該文設(shè)計(jì)了一種用lc集總元件實(shí)現(xiàn)的窄帶帶通濾波器，其特點(diǎn)是插入損耗小，成本低，帶外衰減大，較好解決了因聲表面波濾波器插損大而引起的一系列問(wèn)題，不會(huì)引起通道底部噪聲的抬高。仿真結(jié)果證明了該設(shè)計(jì)方案的可行性。
標(biāo)簽： 窄帶 帶通濾波器 設(shè)計(jì)實(shí)例
上傳時(shí)間： 2013-11-18
上傳用戶：13517191407
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
