Optimized Link State Routing是IETF正在研究的、用于移動(dòng)式無(wú)線行動(dòng)網(wǎng)絡(luò)（這里，不僅終端用戶(hù)可移動(dòng)，路由器和服務(wù)器等也可以）的幾個(gè)協(xié)議之一。該項(xiàng)目的實(shí)施彌補(bǔ)了Hipercom項(xiàng)目的一個(gè)內(nèi)容。
標(biāo)簽： Optimized Routing State Link
上傳時(shí)間： 2015-04-27
上傳用戶(hù)：851197153
UM-OLSR is an OLSR (Optimized Link State Routing protocol) implementation for the ns2 network simulator.
標(biāo)簽： implementation Optimized protocol UM-OLSR
上傳時(shí)間： 2016-11-06
上傳用戶(hù)：zaizaibang
本備忘錄說(shuō)明了OSPF協(xié)議版本2。OSPF是一種連接狀態(tài)/link-state路由協(xié)議，被設(shè)計(jì)用于單一的自制系統(tǒng)/Autonomous System中。每個(gè)OSPF路由器都維持著同樣的數(shù)據(jù)庫(kù)以描述AS的拓?fù)浣Y(jié)構(gòu)，并以此數(shù)據(jù)庫(kù)來(lái)創(chuàng)建最短路徑樹(shù)并計(jì)算路由表。
標(biāo)簽： OSPF link-state 協(xié)議 版本
上傳時(shí)間： 2017-09-19
上傳用戶(hù)：youlongjian0
J-Link用戶(hù)手冊(cè)(中文)，是學(xué)習(xí)ARM開(kāi)發(fā)的好東知。
標(biāo)簽： J-Link 用戶(hù)手冊(cè)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：mingaili888
·摘要： 針對(duì)DSP芯片TS201的LINK口互連在高速數(shù)據(jù)通信中存在數(shù)據(jù)錯(cuò)誤、突發(fā)數(shù)據(jù)塊傳輸不穩(wěn)定等缺點(diǎn),在分析其通信協(xié)議的基礎(chǔ)上,并結(jié)合實(shí)際應(yīng)用,提出了設(shè)計(jì)LINK口通信的關(guān)鍵要求,給出設(shè)計(jì)的要點(diǎn),設(shè)計(jì)與實(shí)現(xiàn)了TS201的LINK 121互連以及FPGA(Xilinx公司的XC4VFX60)與TS201 LINK口互連,得到了實(shí)際測(cè)試結(jié)果;結(jié)果表明,所設(shè)計(jì)的LINK口互連具備的優(yōu)點(diǎn)有
上傳時(shí)間： 2013-06-08
上傳用戶(hù)：417313137
ST-Link仿真器驅(qū)動(dòng)程序(IAR EWARM V5升級(jí)版)
標(biāo)簽： ST-Link EWARM IAR 驅(qū)動(dòng)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：hewenzhi
J-LINK驅(qū)動(dòng)程序arm v4.10b，需要的下載用用吧。
標(biāo)簽： J-LINK 4.10 arm 驅(qū)動(dòng)程序
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：chfanjiang
FPGA-based link layer chip S19202 configuration
標(biāo)簽： configuration FPGA-based S19202 layer
上傳時(shí)間： 2013-08-18
上傳用戶(hù)：xsnjzljj
本文論述了狀態(tài)機(jī)的verilog編碼風(fēng)格,以及不同編碼風(fēng)格的優(yōu)缺點(diǎn)，Steve Golson's 1994 paper, "State Machine Design Techniques for Verilog and VHDL" [1], is agreat paper on state machine design using Verilog, VHDL and Synopsys tools. Steve's paper alsooffers in-depth background concerning the origin of specific state machine types.This paper, "State Machine Coding Styles for Synthesis," details additional insights into statemachine design including coding style approaches and a few additional tricks.
標(biāo)簽： Synthesis Machine Coding Styles
上傳時(shí)間： 2013-10-15
上傳用戶(hù)：dancnc
One of the strengths of Synplify is the Finite State Machine compiler. This is a powerfulfeature that not only has the ability to automatically detect state machines in the sourcecode, and implement them with either sequential, gray, or one-hot encoding. But alsoperform a reachability analysis to determine all the states that could possibly bereached, and optimize away all states and transition logic that can not be reached.Thus, producing a highly optimal final implementation of the state machine.
標(biāo)簽： Synplicity Machine Verilog Design
上傳時(shí)間： 2013-10-23
上傳用戶(hù)：司令部正軍級(jí)
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
