由于移動(dòng)環(huán)境的復(fù)雜性，無(wú)線信號(hào)在發(fā)送傳輸和接收過(guò)程中有很明顯的衰落現(xiàn)象，特別是在高頻無(wú)線通信中，多徑衰落或頻率選擇性衰落對(duì)無(wú)線信號(hào)的干擾最為嚴(yán)重。通過(guò)分集接收技術(shù)，Rake接收機(jī)在CDMA移動(dòng)通信系統(tǒng)中抗多徑衰落效果尤為明顯。作為一種新穎的多址接入方式，多載波CDMA充分利用了OFDM最優(yōu)頻率利用率以及CDMA的多址和頻率分集，且系統(tǒng)容量和抗符號(hào)間干擾性能明顯優(yōu)于傳統(tǒng)的單載波CDMA。這些特性使得多載波CDMA成為未來(lái)的寬帶無(wú)線通信系統(tǒng)最有希望的候選。 @@ 本文研究了一種多載波擴(kuò)頻通信系統(tǒng)，介紹了其Rake接收機(jī)工作原理和設(shè)計(jì)思想，進(jìn)行了理論仿真并用FPGA予以實(shí)現(xiàn)。 @@ 本文首先介紹了移動(dòng)通信系統(tǒng)的發(fā)展歷史以及OFDM和CDMA技術(shù)原理，并描述了OFDM和CDMA結(jié)合的三種系統(tǒng)（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系統(tǒng)模型；接著，介紹了目前影響移動(dòng)通信的主要衰落以及Rake接收機(jī)基本原理及其作用。多徑信號(hào)的每路信號(hào)都可能含有可以利用的信息，Rake接收機(jī)就是通過(guò)多個(gè)相關(guān)接收器接收多徑信號(hào)中各路信號(hào)，通過(guò)信道估計(jì)和信道補(bǔ)償消去信道因子的附加相位，并把他們合并在一起，以此來(lái)改善信號(hào)的信噪比和系統(tǒng)的可靠性；在此基礎(chǔ)上，論文提出了一種多載波擴(kuò)頻通信系統(tǒng)的實(shí)現(xiàn)方案，并詳細(xì)介紹了其Rake接收機(jī)實(shí)現(xiàn)原理，給出了最大比合并時(shí)各種分徑數(shù)目下系統(tǒng)誤碼率的仿真圖；最后介紹了此方案中Rake接收機(jī)的FPGA硬件實(shí)現(xiàn)設(shè)計(jì)方案及其系統(tǒng) 測(cè)試結(jié)果。@@ 仿真結(jié)果顯示出隨著分集徑數(shù)的增加，系統(tǒng)的誤碼率顯著降低。表明Rake接收機(jī)抗多徑衰落效果顯著，且在多載波CDMA系統(tǒng)中其分集效果更好，實(shí)現(xiàn)相對(duì)簡(jiǎn)單。最終Rake接收機(jī)的FPGA實(shí)現(xiàn)結(jié)果同理論仿真一致，時(shí)序通過(guò)，資源耗費(fèi)不大，具有較大的實(shí)用價(jià)值。 @@關(guān)鍵詞：多載波擴(kuò)頻通信，CDMA，Rake接收機(jī)，F(xiàn)PGA
上傳時(shí)間： 2013-07-25
上傳用戶：axxsa
數(shù)字高清電視是當(dāng)前世界上最先進(jìn)的圖像壓縮編碼技術(shù)和數(shù)字傳輸技術(shù)的結(jié)合，是高技術(shù)競(jìng)爭(zhēng)的焦點(diǎn)之一。其中，信道處理系統(tǒng)及其相關(guān)芯片更是集中了數(shù)字信號(hào)處理、前向糾錯(cuò)編解碼等數(shù)字電視傳輸?shù)暮诵募夹g(shù)，成為設(shè)計(jì)和開發(fā)整個(gè)數(shù)字電視系統(tǒng)的關(guān)鍵技術(shù)之一。本文以衛(wèi)星數(shù)字電視的信道處理系統(tǒng)為對(duì)象，結(jié)合國(guó)際通行的DVB-S/S2標(biāo)準(zhǔn)，研究了該系統(tǒng)在發(fā)射端的設(shè)計(jì)與實(shí)現(xiàn)所涉及到的一系列內(nèi)容。 本文介紹了數(shù)字電視的發(fā)展概況和主要標(biāo)準(zhǔn)，特別是對(duì)我國(guó)衛(wèi)星電視的發(fā)展進(jìn)行了詳細(xì)的介紹。然后，本文DVB-S/S2信道處理系統(tǒng)的基本原理進(jìn)行了介紹和分析，主要包括RS碼、卷積碼、BCH碼、LDPC碼等的差錯(cuò)編碼的基本原理，以及基帶信號(hào)處理的基本原理。在此基礎(chǔ)上對(duì)兩種系統(tǒng)的傳輸性能和DVB-S2的后向兼容系統(tǒng)分別進(jìn)行了基于Matlab的仿真。最后闡述了基于FPGA的DVB-S調(diào)制器的信道編碼和調(diào)制實(shí)現(xiàn)，按功能對(duì)DVB-S/S2信道編碼過(guò)程進(jìn)行模塊分解，并針對(duì)每個(gè)模塊進(jìn)行工作原理分析、算法分析、HDL描述、時(shí)序仿真及FPGA實(shí)現(xiàn)。DVB-S/S2調(diào)制器的核心是信道編碼和調(diào)制部分，利用FPGA在數(shù)字信號(hào)處理方面的優(yōu)勢(shì)，本文重點(diǎn)對(duì)其中的幾個(gè)關(guān)鍵模塊，包括RS編碼、卷積交織器、卷積編碼、BCH編碼、LDPC編碼等的實(shí)現(xiàn)算法進(jìn)行了比較詳細(xì)的分析，并通過(guò)HDL描述和時(shí)序仿真來(lái)驗(yàn)證算法正確性。
標(biāo)簽： DVBSS2 FPGA 調(diào)制器
上傳時(shí)間： 2013-07-10
上傳用戶：gmh1314
本項(xiàng)目完成的是基于中國(guó)“數(shù)字電視地面廣播傳輸系統(tǒng)幀結(jié)構(gòu)、信道編碼和調(diào)制”國(guó)家標(biāo)準(zhǔn)的發(fā)射端系統(tǒng)FPGA設(shè)計(jì)與實(shí)現(xiàn)。在本設(shè)計(jì)中，系統(tǒng)采用了Stratix系列的EP1S80F1020C5 FPGA為基礎(chǔ)構(gòu)建的主硬件處理平臺(tái)。對(duì)于發(fā)射端系統(tǒng)，數(shù)據(jù)處理部分的擾碼器(隨機(jī)化)、前向糾錯(cuò)編碼(FEC)、符號(hào)星座映射、符號(hào)交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理(OFDM調(diào)制)、同步PN頭插入、以及信號(hào)成形4倍插值滾降濾波器(SRRC)等各模塊都是基于FPGA硬件設(shè)計(jì)實(shí)現(xiàn)的。其中關(guān)鍵技術(shù)：TDS-OFDM技術(shù)及其和絕對(duì)時(shí)間同步的復(fù)幀結(jié)構(gòu)、信號(hào)幀的頭和幀體保護(hù)技術(shù)、低密度校驗(yàn)糾錯(cuò)碼(LDPC)等，體現(xiàn)了國(guó)標(biāo)的自主創(chuàng)新特點(diǎn)，為數(shù)字電視領(lǐng)域首次采用。其硬件實(shí)現(xiàn)，亦尚未有具體產(chǎn)品參考。 本文首先介紹了當(dāng)今國(guó)內(nèi)外數(shù)字電視的發(fā)展現(xiàn)狀，中國(guó)數(shù)字電視地面廣播傳輸國(guó)家標(biāo)準(zhǔn)的頒布背景。并對(duì)國(guó)標(biāo)系統(tǒng)技術(shù)原理框架，發(fā)端系統(tǒng)的整體結(jié)構(gòu)以及FPGA設(shè)計(jì)的相關(guān)知識(shí)進(jìn)行了簡(jiǎn)要介紹。在此基礎(chǔ)上，第三章重點(diǎn)、詳細(xì)地介紹了基于FPGA實(shí)現(xiàn)的發(fā)射端系統(tǒng)各主要功能模塊的具體結(jié)構(gòu)設(shè)計(jì)，論述了系統(tǒng)中各功能模塊的FPGA設(shè)計(jì)和實(shí)現(xiàn)，包括設(shè)計(jì)方案、算法和結(jié)構(gòu)的選取、FPGA實(shí)現(xiàn)、仿真分析等。第四章介紹了對(duì)整個(gè)系統(tǒng)的級(jí)連調(diào)試過(guò)程中，對(duì)系統(tǒng)結(jié)構(gòu)進(jìn)行的優(yōu)化調(diào)整，并對(duì)級(jí)連后的整個(gè)系統(tǒng)的性能進(jìn)行了仿真、分析和驗(yàn)證。作者在項(xiàng)目中完成的工作主要有： 1.閱讀相關(guān)資料，了解并分析國(guó)標(biāo)系統(tǒng)的技術(shù)結(jié)構(gòu)和原理，分解其功能模塊。 2.制定了基于國(guó)標(biāo)的發(fā)端系統(tǒng)FPGA實(shí)現(xiàn)的框架及各模塊的接口定義。 3.調(diào)整和改進(jìn)了3780點(diǎn)IFFT OFDM調(diào)制模塊及滾降濾波器模塊的FPGA設(shè)計(jì)并驗(yàn)證。 4.完成了擾碼器、前向糾錯(cuò)編碼、符號(hào)星座映射、符號(hào)交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理、同步PN頭插入、以及信號(hào)成形4倍插值滾降濾波器等功能模塊的FPGA設(shè)計(jì)和驗(yàn)證。 5.在系統(tǒng)級(jí)連調(diào)試中，利用各模塊數(shù)據(jù)結(jié)構(gòu)特點(diǎn)，優(yōu)化系統(tǒng)模塊結(jié)構(gòu)。 6.完成了整個(gè)發(fā)射端系統(tǒng)FPGA部分的調(diào)試、分析和驗(yàn)證。
上傳時(shí)間： 2013-04-24
上傳用戶：zzbbqq99n
隨著3G網(wǎng)絡(luò)建設(shè)的展開，移動(dòng)用戶數(shù)量逐漸增加，用戶和運(yùn)營(yíng)商對(duì)網(wǎng)絡(luò)的質(zhì)量和覆蓋要求也越來(lái)越高。而在實(shí)際工作中，基站成本在網(wǎng)絡(luò)投資中占有很大比例，并且基站選址是建網(wǎng)的主要難題之一。同基站相比，直放站以其性價(jià)比高、建設(shè)周期短等優(yōu)點(diǎn)在我國(guó)移動(dòng)網(wǎng)絡(luò)上有著大量的應(yīng)用。目前，直放站已成為提高運(yùn)營(yíng)商網(wǎng)絡(luò)質(zhì)量、解決網(wǎng)絡(luò)盲區(qū)或弱區(qū)問(wèn)題、增強(qiáng)網(wǎng)絡(luò)覆蓋的主要手段之一。但由于傳統(tǒng)的模擬直放站受周邊環(huán)境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時(shí)設(shè)備間沒(méi)有統(tǒng)一的協(xié)議規(guī)范，無(wú)法滿足系統(tǒng)廠商與直放站廠商的兼容，所以移動(dòng)通信市場(chǎng)迫切需要通過(guò)數(shù)字化來(lái)解決這些問(wèn)題。 本文正是以設(shè)計(jì)新型數(shù)字化直放站為目標(biāo)，以實(shí)現(xiàn)數(shù)字中頻系統(tǒng)為研究重心，圍繞數(shù)字中頻的相關(guān)技術(shù)而展開研究。 文章介紹了數(shù)字直放站的研究背景和國(guó)內(nèi)外的研究現(xiàn)狀，闡述了數(shù)字直放站系統(tǒng)的設(shè)計(jì)思想及總體實(shí)現(xiàn)框圖，并對(duì)數(shù)字直放站數(shù)字中頻部分進(jìn)行了詳細(xì)的模塊劃分。針對(duì)其中的數(shù)字上下變頻模塊設(shè)計(jì)所涉及到的相關(guān)技術(shù)作詳細(xì)介紹，涉及到的理論主要有信號(hào)采樣理論、整數(shù)倍內(nèi)插和抽取理論等，在理論基礎(chǔ)上闡述了一些具體模塊的高效實(shí)現(xiàn)方案，最終利用FPGA實(shí)現(xiàn)了數(shù)字變頻模塊的設(shè)計(jì)。 在數(shù)字直放站系統(tǒng)中，降低峰均比是提高功放工作效率的關(guān)鍵技術(shù)之一。本文首先概述了降低峰均比的三類算法，然后針對(duì)目前常用的幾種算法進(jìn)行了仿真分析，最后在綜合考慮降低峰均比效果與實(shí)現(xiàn)復(fù)雜度的基礎(chǔ)上，提出了改進(jìn)的二次限幅算法。通過(guò)仿真驗(yàn)證算法的有效性后，針對(duì)其中的噪聲整形濾波器提出了“先分解，再合成”的架構(gòu)實(shí)現(xiàn)方式，并指出其中間級(jí)窄帶濾波器采用內(nèi)插級(jí)聯(lián)的方式實(shí)現(xiàn)，最后整個(gè)算法在FPGA上實(shí)現(xiàn)。 在軟件無(wú)線電思想的指導(dǎo)下，本文利用系統(tǒng)級(jí)的設(shè)計(jì)方法完成了WCDMA數(shù)字直放站中頻系統(tǒng)設(shè)計(jì)。遵照3GPP等相關(guān)標(biāo)準(zhǔn)，完成了系統(tǒng)的仿真測(cè)試和實(shí)物測(cè)試。最后得出結(jié)論：該系統(tǒng)實(shí)現(xiàn)了WCDMA數(shù)字直放站數(shù)字中頻的基本功能，并可保證在現(xiàn)有硬件不變的基礎(chǔ)上實(shí)現(xiàn)不同載波間平滑過(guò)渡、不同制式間輕松升級(jí)。
上傳時(shí)間： 2013-07-07
上傳用戶：林魚2016
密集型的矩陣運(yùn)算在信號(hào)處理和圖像處理中被廣泛應(yīng)用，而且往往需要系統(tǒng)進(jìn)行實(shí)時(shí)運(yùn)算，這就需要系統(tǒng)具有很高的吞吐率。因此尋找矩陣運(yùn)算的高速實(shí)現(xiàn)方法是很有意義的。FPGA的運(yùn)算速度快并且可以并行運(yùn)算，和其它矩陣運(yùn)算的實(shí)現(xiàn)方式相比，F(xiàn)PGA有其獨(dú)特的優(yōu)勢(shì)。本文主要設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的各種矩陣運(yùn)算模塊。 本文首先介紹了矩陣運(yùn)算的特點(diǎn)和原理，接著討論了FPGA浮點(diǎn)運(yùn)算單元的VHDL設(shè)計(jì)方法，在此基礎(chǔ)上，設(shè)計(jì)了矩陣相乘累加、三角矩陣求逆和一般矩陣分解求逆的運(yùn)算模塊，給出矩陣階數(shù)擴(kuò)大時(shí)各種矩陣運(yùn)算的分塊實(shí)現(xiàn)方法。然后在ModelSim環(huán)境下仿真了一般矩陣的求逆模塊，與Maflab仿真結(jié)果比較，分析了運(yùn)算精度、時(shí)間復(fù)雜度和資源占用情況，在Virtex-4系列FPGA硬件平臺(tái)上進(jìn)行了調(diào)試和測(cè)試，并通過(guò)USB接口將矩陣運(yùn)算結(jié)果送入PC機(jī)，驗(yàn)證了基于FPGA矩陣運(yùn)算的正確性和可行性。最后對(duì)矩陣求逆模塊在雷達(dá)信號(hào)中的應(yīng)用作了簡(jiǎn)單介紹。
上傳時(shí)間： 2013-06-08
上傳用戶：小楓殘?jiān)?/p>
數(shù)字濾波器是現(xiàn)代數(shù)字信號(hào)處理系統(tǒng)的重要組成部分之一。ⅡR數(shù)字濾波器又是其中非常重要的一類慮波器，因其可以較低的階次獲得較高的頻率選擇特性而得到廣泛應(yīng)用。 本文研究了ⅡR數(shù)字濾波器的常用設(shè)計(jì)方法，在分析各種ⅡR實(shí)現(xiàn)結(jié)構(gòu)的基礎(chǔ)上，利用MATLAB針對(duì)并聯(lián)型結(jié)構(gòu)的ⅡR數(shù)字濾波器做了多方面的仿真，從理論分析和仿真情況確定了所要設(shè)計(jì)的ⅡR數(shù)字濾波器的實(shí)現(xiàn)結(jié)構(gòu)以及中間數(shù)據(jù)精度。然后基于FPGA的結(jié)構(gòu)特點(diǎn)，研究了ⅡR數(shù)字濾波器的FPGA設(shè)計(jì)與實(shí)現(xiàn)，提出應(yīng)用流水線技術(shù)和并行處理技術(shù)相結(jié)合的方式來(lái)提高ⅡR數(shù)字濾波器處理速度的方法，同時(shí)又從ⅡR數(shù)字濾波器的結(jié)構(gòu)特性出發(fā)，提出利用ⅡR數(shù)字濾波器的分解技術(shù)來(lái)改善ⅡR濾波器的設(shè)計(jì)。在ⅡR實(shí)現(xiàn)方面，本文采用Verilog HDL語(yǔ)言編寫了相應(yīng)的硬件實(shí)現(xiàn)程序，將內(nèi)置SignalTap Ⅱ邏輯分析器的ⅡR設(shè)計(jì)下載到FPGA芯片，并利用Altera公司的SignalTap Ⅱ邏輯分析儀進(jìn)行了定性測(cè)試，同時(shí)利用HP頻譜儀進(jìn)行定性與定量的觀測(cè)，仿真與實(shí)驗(yàn)測(cè)試結(jié)果表明設(shè)計(jì)方法正確有效。
上傳時(shí)間： 2013-04-24
上傳用戶：rockjablew
隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號(hào)處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語(yǔ)音處理、計(jì)算機(jī)和多媒體等領(lǐng)域。快速傅立葉變換(FFT)使離散傅立葉變換的運(yùn)算時(shí)間縮短了幾個(gè)數(shù)量級(jí)，在數(shù)字信號(hào)處理領(lǐng)域被廣泛應(yīng)用。FFT已經(jīng)成為現(xiàn)代信號(hào)處理的重要手段之一。 現(xiàn)場(chǎng)可編程門陣列(FPGA)是近年來(lái)迅速發(fā)展起來(lái)的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展，也使電子設(shè)計(jì)的規(guī)模和集成度不斷提高。同時(shí)基于FPGA實(shí)現(xiàn)FFT的設(shè)計(jì)方法和思想被提出。本次設(shè)計(jì)的目的是快速傅立葉變換(FFT)的FPGA實(shí)現(xiàn)。 此文在分析了快速傅立葉算法的基礎(chǔ)上，提出了一種頻率抽取基4 FFT的FPGA設(shè)計(jì)方案，針對(duì)現(xiàn)有FFT的FPGA實(shí)現(xiàn)過(guò)程中蝶形運(yùn)算需要頻繁乘以多個(gè)旋轉(zhuǎn)因子提出了改進(jìn)方法，減少了旋轉(zhuǎn)因子的乘法次數(shù)和存儲(chǔ)空間，加快了蝶形運(yùn)算的速度，設(shè)計(jì)的地址映射方法，無(wú)需運(yùn)算即可得到所需數(shù)據(jù)的存放地址，并結(jié)合采用乒乓結(jié)構(gòu)和流水線方式，來(lái)提高快速傅立葉變換(FFT)FPGA實(shí)現(xiàn)的速度。描述了一片F(xiàn)PGA芯片內(nèi)完成了整個(gè)FFT處理器的電路設(shè)計(jì)，經(jīng)過(guò)模塊時(shí)序仿真和數(shù)據(jù)的驗(yàn)證及測(cè)試，達(dá)到工作在50MHz時(shí)鐘頻率的設(shè)計(jì)要求。最后對(duì)后續(xù)設(shè)計(jì)做了描述，并對(duì)用FPGA實(shí)現(xiàn)FFT做了展望。
上傳時(shí)間： 2013-04-24
上傳用戶：康郎
目前，數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語(yǔ)音與圖像處理等領(lǐng)域，信號(hào)處理算法理論己趨于成熟，但其具體硬件實(shí)現(xiàn)方法卻值得探討。FPGA是近年來(lái)廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點(diǎn)，大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化，縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性，在超高速信號(hào)處理和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用。本文對(duì)FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于FPGA在數(shù)據(jù)采樣控制和信號(hào)處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn)，把FPGA作為整個(gè)數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究?jī)?nèi)容如下： FPGA的單片系統(tǒng)研究。針對(duì)數(shù)據(jù)采集與處理，對(duì)FPGA進(jìn)行選型，設(shè)計(jì)了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個(gè)控制系統(tǒng)分為三個(gè)部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊。 多通道采樣控制模塊的設(shè)計(jì)。利用4片AD7506和一片AD7862對(duì)64路模擬量進(jìn)行周期采樣，分別設(shè)計(jì)了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進(jìn)行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計(jì)。FFT算法在數(shù)字信號(hào)處理中占有重要的地位，因此本文研究了FFT的硬件實(shí)現(xiàn)結(jié)構(gòu)，提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想，給出了總體實(shí)現(xiàn)框圖。分別設(shè)計(jì)了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運(yùn)算單元，存儲(chǔ)器，控制器，并分別進(jìn)行了仿真。重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運(yùn)算速度，降低了運(yùn)算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機(jī)控制器成功地對(duì)各個(gè)模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲(chǔ)控制模塊的設(shè)計(jì)。利用閃存芯片K9K1G08UOA對(duì)采集處理后的數(shù)據(jù)進(jìn)行存儲(chǔ)，設(shè)計(jì)了FPGA與閃存的硬件連接，設(shè)計(jì)了存儲(chǔ)控制模塊。 本文對(duì)FFT算法的硬件實(shí)現(xiàn)進(jìn)行了研究，結(jié)合單片系統(tǒng)的特點(diǎn)，把整個(gè)系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊進(jìn)行設(shè)計(jì)和仿真。設(shè)計(jì)采用VHDL編寫程序的源代碼。仿真測(cè)試結(jié)果表明，此FPGA單片系統(tǒng)可完成對(duì)實(shí)時(shí)信號(hào)的高速采集與處理。
標(biāo)簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：362279997
JPEG 2000是為適應(yīng)不斷發(fā)展的圖像壓縮應(yīng)用而出現(xiàn)的新的靜止圖像壓縮標(biāo)準(zhǔn)，小波變換是JEPG 2000核心算法之一。小波變換是一種可達(dá)到時(shí)(空)域或頻率域局部化的時(shí)頻域或空頻域分析方法，其多尺度分解特性符合人類的視覺機(jī)制，更加適用于圖像信息的處理。提升小波變換是一類不采用傅立葉變換做為主要分析工具的小波變換新方法，提升小波變換的提出大大簡(jiǎn)化了小波變換的計(jì)算，使其在實(shí)時(shí)信號(hào)處理領(lǐng)域得到廣泛的應(yīng)用。通過(guò)提升的方法很容易構(gòu)造一般的整數(shù)小波變換，由于圖像一般用位數(shù)較低的整數(shù)表示，整數(shù)小波變換可以將為整數(shù)序列的圖像矩陣映射成整數(shù)小波系數(shù)矩陣，這就大大簡(jiǎn)化了小波變換的硬件電路設(shè)計(jì)。在當(dāng)今數(shù)字化和信息化時(shí)代背景下，研究具有高速硬件處理功能的可變程邏輯器件在圖像壓縮算法領(lǐng)域的應(yīng)用已經(jīng)成為當(dāng)今研究的熱點(diǎn)。 本文旨在探討和研制基于FPGA的小波變換模塊的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片，根據(jù)JPEG 2000推薦無(wú)損提升小波算法和有損提升小波算法，設(shè)計(jì)圖像壓縮系統(tǒng)的小波變換模塊。主要工作如下： 第一部分介紹了傳統(tǒng)小波分析理論和提升小波分析理論。包括連續(xù)小波時(shí)頻局域性的特征，離散小波變換系數(shù)的意義，多分辨分析引出的構(gòu)造小波基的系統(tǒng)方法和計(jì)算離散小波的快速算法等。重點(diǎn)放在介紹正交小波和雙正交小波的構(gòu)造方法，并介紹了數(shù)字圖像在小波域的特點(diǎn)。討論了提升小波變換的基本思想，討論了用提升方法構(gòu)造小波基以及傳統(tǒng)小波變換的提升實(shí)現(xiàn)，討論了整數(shù)小波變換。 第二部分介紹了FPGA結(jié)構(gòu)及其設(shè)計(jì)流程。介紹了FPGA/CPLD器件的特征、發(fā)展趨勢(shì)及FPGA/CPLD基本結(jié)構(gòu)，然后重點(diǎn)介紹了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的結(jié)構(gòu)特點(diǎn)，以及Xilinx的FPGA開發(fā)軟件ISE，最后介紹了硬件描述語(yǔ)言VHDL語(yǔ)言的特點(diǎn)。 最后一部分是本論文研究的主要內(nèi)容，即JPEG 2000中最核心的算法-提升格式小波變換的一維變換模塊設(shè)計(jì)和二維變換模塊設(shè)計(jì)。一維提升小波變換模塊采用兩種不同的電路結(jié)構(gòu)進(jìn)行設(shè)計(jì)-低速低功耗的串行流水線結(jié)構(gòu)和高速高功耗的并行陣列結(jié)構(gòu)。同樣，二維小波變換模塊也采用了兩種不同的電路結(jié)構(gòu)進(jìn)行設(shè)計(jì)-低速低功耗的折疊結(jié)構(gòu)和高速高功耗的串行結(jié)構(gòu)。 文章對(duì)提升小波變換的FPGA實(shí)現(xiàn)中的大量細(xì)節(jié)問(wèn)題進(jìn)行了討論，給出了每種結(jié)構(gòu)提升小波變換模塊的電路原理圖，并對(duì)原理圖進(jìn)行了仿真測(cè)試，仿真測(cè)試結(jié)果不僅表明了模塊功能的正確性，而且表明不同小波模塊可以滿足相應(yīng)領(lǐng)域的實(shí)際要求。
上傳時(shí)間： 2013-06-08
上傳用戶：dwzjt
現(xiàn)代通信系統(tǒng)對(duì)帶寬和數(shù)據(jù)速率的要求越來(lái)越高，超寬帶(ultra-wideband，UWB)通信以其傳輸速率高、空間容量大、成本低、功耗低的優(yōu)點(diǎn)，成為解決企業(yè)、家庭、公共場(chǎng)所等高速因特網(wǎng)接入的需求與越來(lái)越擁擠的頻率資源分配之間的矛盾的技術(shù)手段。 論文主要圍繞兩方面展開分析：一是介紹用于UWB無(wú)載波脈沖調(diào)制及直接序列碼分多址調(diào)制(DS-CDMA)的新型脈沖，即Hermite正交脈沖，并且分析了這種構(gòu)建UWB多元通信和多用戶通信的系統(tǒng)性能。二是分析了UWB的多帶頻分復(fù)用物理層提案(MBOA)的調(diào)制技術(shù)，并在FPGA上實(shí)現(xiàn)了調(diào)制模塊。正交Hermite脈沖集被提出用于UWB的M元雙正交調(diào)制系統(tǒng)，獲得高數(shù)據(jù)速率。調(diào)整脈沖的脈寬因子和中心頻率能使脈沖滿足FCC的頻譜要求。M元雙正交調(diào)制的接收機(jī)需要M/2個(gè)相關(guān)器，遠(yuǎn)比M元正交調(diào)制所需的相關(guān)器數(shù)量少。誤碼率一定時(shí)，維數(shù)M的增加可獲得高的比特率和低的信噪比。雖然高階的Hermite脈沖易受抖動(dòng)時(shí)延的影響，但當(dāng)抖動(dòng)時(shí)延范圍小于0.02ns時(shí)，其影響較為不明顯。本文認(rèn)為1～8階的Hermite脈沖皆可用，可構(gòu)成16元雙正交系統(tǒng)。 正交Hermite脈沖集也可以構(gòu)造UWB多用戶系統(tǒng)。各用戶的信息用不同的Hermite脈沖同時(shí)傳輸，其多用戶的誤比特率上限低于高斯單脈沖構(gòu)成的PPM多用戶系統(tǒng)的誤比特率，所以其系統(tǒng)性能更優(yōu)。正交Hermite脈沖還可以用于UWB的DS-CDMA調(diào)制，在8個(gè)脈沖可用的情況下，最多可容64個(gè)用戶同時(shí)通信。 基于MBOA提出的UWB物理層協(xié)議，本文用Verilog硬件語(yǔ)言實(shí)現(xiàn)了調(diào)制與解調(diào)結(jié)構(gòu)，并用Modelsim做了時(shí)序驗(yàn)證。用Verilog編程實(shí)現(xiàn)的輸出數(shù)據(jù)與Matlab生成的UWB建模的輸出結(jié)果一致。為了達(dá)到UWBMB-OFDM系統(tǒng)的FFT處理器的要求，一個(gè)混和基多通道流水線的FFT算法結(jié)構(gòu)被提出。其有效的實(shí)現(xiàn)方法也被提出。這種結(jié)構(gòu)采用多通道以獲得高的數(shù)據(jù)吞吐量。此外，它用于存儲(chǔ)和復(fù)數(shù)乘法器的硬件損耗相比其他的FFT處理器是最少的。高基的FFT蝶算減少了復(fù)數(shù)乘法器的數(shù)量。在132MHz的工作頻率下，整個(gè)128點(diǎn)FFT變換在此結(jié)構(gòu)模式下只需要242.4ns,滿足了MBOA的要求。
上傳時(shí)間： 2013-07-29
上傳用戶：TI初學(xué)者
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
