隨著安全通信數(shù)據(jù)速率的提高,關(guān)鍵數(shù)據(jù)加密算法的軟件實(shí)施成為重要的系統(tǒng)瓶頸.基于FPGA的高度優(yōu)化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達(dá)到所要求的加密處理性能(每秒的SSL或RSA運(yùn)算次數(shù))基準(zhǔn).網(wǎng)絡(luò)的迅速發(fā)展,對(duì)安全性的需要變得越來越重要.然而,盡管網(wǎng)絡(luò)技術(shù)進(jìn)步很快,安全性問題仍然相對(duì)落后.由于FPGA所提供的設(shè)計(jì)優(yōu)勢(shì),特別是新的高速版本,網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)人員可以在這些網(wǎng)絡(luò)設(shè)備中經(jīng)濟(jì)地實(shí)現(xiàn)安全性支持.FPGA是實(shí)現(xiàn)設(shè)計(jì)靈活性和功能升級(jí)的關(guān)鍵,對(duì)于容錯(cuò)、IPSec協(xié)議和系統(tǒng)接口問題而言這兩點(diǎn)非常重要.而且,FPGA還為網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)人員提供了適應(yīng)不同安全處理功能以及隨著安全技術(shù)的發(fā)展方便地增加對(duì)新技術(shù)支持的能力.標(biāo)準(zhǔn)加密/解決以及認(rèn)證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網(wǎng)絡(luò)安全系統(tǒng)中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結(jié)構(gòu),著重論述了加密卡上加密模塊的實(shí)現(xiàn),即用FPGA實(shí)現(xiàn)3DES及IDEA、MD5算法的過程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對(duì)3DES算法及IDEA、MD5算法的實(shí)現(xiàn)進(jìn)行仿真,并繪制了板卡的原理圖,對(duì)PCI接口原理進(jìn)行了闡述.在論文中,首先闡述了數(shù)據(jù)加密原理.介紹了數(shù)據(jù)加密的算法和數(shù)據(jù)加密的技術(shù)發(fā)展趨勢(shì),并重點(diǎn)說明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結(jié)構(gòu),遵從的是PCI2.2規(guī)范,理解并掌握PCI總線的規(guī)范是了解整個(gè)系統(tǒng)的重要一環(huán),本文講述了PCI總線的特點(diǎn)和性能,以及總線的信號(hào).由于遵從高速性的要求,我們?cè)谟布x型的時(shí)候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強(qiáng),速度也非常快,但目前價(jià)格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價(jià)格低廉,產(chǎn)品成熟等特點(diǎn),是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會(huì)對(duì)這些器件特性做相應(yīng)說明.并由此得出電路原理圖的繪制.文章的重點(diǎn)之一在于3DES算法及IDEA、MD5算法的FPGA實(shí)現(xiàn),以Xilinx公司VIRTEXII結(jié)構(gòu)的VXC2V3000為例,闡述用FPGA高速實(shí)現(xiàn)3DES算法及IDEA、MD5算法的設(shè)計(jì)要點(diǎn)及關(guān)鍵部分的設(shè)計(jì).
上傳時(shí)間： 2013-04-24
上傳用戶：qazwsc
LED顯示屏作為一項(xiàng)高新科技產(chǎn)品正引起人們的高度重視，它以其動(dòng)態(tài)范圍廣，亮度高，壽命長(zhǎng)，工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者，現(xiàn)已廣泛應(yīng)用于廣告、證券、交通、信息發(fā)布等各方面，且隨著全彩屏顯示技術(shù)的日益完善，LED顯示屏有著廣闊的市場(chǎng)前景。 本文主要研究的對(duì)象為全彩色LED同步顯示屏控制系統(tǒng)，提出了一個(gè)系統(tǒng)實(shí)現(xiàn)方案，整個(gè)系統(tǒng)分三部分組成：DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù)，經(jīng)過T.D.M.S.解碼恢復(fù)出可供LED屏顯示的紅、綠、藍(lán)共24位像素?cái)?shù)據(jù)和一些控制信號(hào)。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進(jìn)行緩存，經(jīng)處理后發(fā)送至以太網(wǎng)芯片進(jìn)行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來的視頻數(shù)據(jù)流，經(jīng)過位分離操作后存入SRAM進(jìn)行緩存，再串行輸入至LED顯示屏進(jìn)行掃描顯示。然后，從多方面論述了該方案的可行性，仔細(xì)推導(dǎo)了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。 本課題采用可編程邏輯器件來完成系統(tǒng)功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點(diǎn)，不僅可以滿足高速圖像數(shù)據(jù)處理對(duì)速度的要求，而且增加了設(shè)計(jì)的靈活性，不需修改電路硬件設(shè)計(jì)，縮短了設(shè)計(jì)周期，還可以進(jìn)行在線升級(jí)。
上傳時(shí)間： 2013-06-22
上傳用戶：jennyzai
DVB-T機(jī)頂盒原理圖及PCB,文件中帶有原理圖與PCB，可以用PADS打開，希望學(xué)習(xí)硬件的可以好好學(xué)習(xí)學(xué)習(xí)一下哦，想做參考設(shè)計(jì)的請(qǐng)您仔細(xì)核對(duì)一下，不保證原理圖里面沒有bug,但是學(xué)習(xí)之用還是可以的^_^
標(biāo)簽： DVB-T PCB 機(jī)頂盒 原理圖
上傳時(shí)間： 2013-06-11
上傳用戶：624971116
·ITU-T G.729的一個(gè)實(shí)現(xiàn)例子(包括附錄b的vod檢測(cè)等功能)-ITU-T g.729 example, include VOD detect of reference B, etc.文件列表(點(diǎn)擊判斷是否您需要的文件): g729b_v14 .........\acelp_co.c .........\basic_op.c .....
上傳時(shí)間： 2013-05-20
上傳用戶：Garfield
·ITU-T H.263視頻編解碼協(xié)議的最新標(biāo)準(zhǔn)文檔
標(biāo)簽： ITU-T nbsp 263 視頻編解碼
上傳時(shí)間： 2013-07-16
上傳用戶：f1364628965
·T.264源代碼(基于VC開發(fā)環(huán)境 最新版本)
標(biāo)簽： nbsp 264 源代碼 VC開發(fā)環(huán)境
上傳時(shí)間： 2013-06-25
上傳用戶：zhangyi99104144
· 摘要： 本文研究了由線性反饋移位寄存器(Linear Feedback Shift Registers,LFSR)生成m序列的原理,并對(duì)LFSR電路結(jié)構(gòu)作了改進(jìn),利用基于現(xiàn)代DSP技術(shù)的DSP Builder軟件,設(shè)計(jì)了一種周期、相位可調(diào)的m序列發(fā)生器.經(jīng)調(diào)試與仿真,結(jié)果表明該方法硬件結(jié)構(gòu)簡(jiǎn)單、開發(fā)周期短,為系統(tǒng)設(shè)計(jì)或測(cè)試帶來很大的便利.
上傳時(shí)間： 2013-07-18
上傳用戶：fuzhoulinzexu
·ITU-T G.723.1語音編解碼協(xié)議全文
標(biāo)簽： ITU-T 723.1 nbsp 語音編解碼
上傳時(shí)間： 2013-06-05
上傳用戶：17854267178
·基于FPGA的m序列發(fā)生器實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：gengxiaochao
·計(jì)算機(jī)視覺經(jīng)典論文之 M.Pollefeys
標(biāo)簽： Pollefeys nbsp 計(jì)算機(jī)視覺 論文
上傳時(shí)間： 2013-04-24
上傳用戶：xc216
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
