亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

make-ldpc

  • make ldpc code and something

    make ldpc code and something

    標簽: something make ldpc code

    上傳時間: 2015-07-21

    上傳用戶:chfanjiang

  • ldpc的11個程序 encode decode extract make-gen make-ldpc make-pchk print-gen print-pchk rand-src transm

    ldpc的11個程序 encode decode extract make-gen make-ldpc make-pchk print-gen print-pchk rand-src transmit verify 共十一個程序,學習ldpc編碼的重要資料

    標簽: print-pchk make-ldpc make-pchk print-gen

    上傳時間: 2013-12-26

    上傳用戶:xiaoyunyun

  • 基于FPGA的LDPC碼的實現.rar

    低密度校驗碼(LDPC)是一種能逼近Shannon容量限的漸進好碼,其長碼性能甚至超過了Turbo碼。低密度校驗碼以其迭代譯碼復雜度低,沒有錯誤平層,碼率和碼長可靈活改變的優點成為Turbo碼強有力的競爭對手。目前,LDPC碼已廣泛應用于深空通信、光纖通信、衛星數字視頻和音頻廣播等領域,因此LDPC碼編譯碼器的硬件實現已成為糾錯編碼領域的研究熱點之一。 本文在分析LDPC碼的基本編碼結構基礎上,首先研究了LDPC碼的隨機構造方法,并給出了有效的PEG算法實現方法,重點分析了用環消除(cycle elimination)算法實現的準循環LDPC碼的構造。然后對LDPC碼的幾種不同譯碼算法進行分析比較,討論了一種適合硬件實現的譯碼算法-TDMP算法,并對易于硬件實現的TDMP算法進行了性能仿真,仿真結果表明TDMP算法作為硬件實現的譯碼算法具有優異的性能優勢。最后針對Altera公司的StratixEPIS25 FPGA芯片設計了一個基于TDMP算法的(4096,2048)非規則LDPC碼譯碼器,內部用了4個單校驗碼譯碼器并行譯1幀數據,3幀同時譯碼,作者詳細介紹了該譯碼器芯片的設計過程和內部結構和工作流程。

    標簽: FPGA LDPC

    上傳時間: 2013-05-23

    上傳用戶:fujun35303

  • 數字電視傳輸系統中LDPC碼編碼器的研究與FPGA實現.rar

    自香農先生于1948年開創信息論以來,經過將近60年的發展,信道編碼技術已經成為通信領域的一個重要分支,各種編碼技術層出不窮。目前廣泛研究的低密度奇偶校驗(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農限性能的優秀糾錯碼,并已在數字電視、無線通信、磁盤存儲等領域得到大量應用。 目前數字電視已經成為最熱門的話題之一,用手機看北京奧運,已經成為每一個中國人的夢想。最近兩年我國頒布了兩部與數字電視有關的通信標準,分別是數字電視地面傳輸標準(DMB-TH)和移動多媒體(CMMB)即俗稱的手機電視標準。數字電視正與每個人走得越來越近,我國預期在2015年全面實現數字電視并停止模擬電視的播出。作為數字電視標準的核心技術之一的前向糾錯碼技術已經成為眾多科研單位的研究熱點,相應的編解碼芯片更成為重中之重。在DMB-TH標準中用到了LDPC碼和BCH碼的級聯編碼方式,在CMMB標準中用到了LDPC碼和RS碼的級聯編碼方式,在DVB-S2標準中用到了LDPC碼和BCH碼的級聯編碼方式。 本論文以目前最重要的三個與數字電視相關的標準:數字電視地面傳輸標準(DMB-TH)、手機電視標準(CMMB)以及數字衛星電視廣播標準(DVB-S2)為切入點,深入研究它們的編碼方式,設計了這三個標準中的LDPC碼編碼器,并在FPGA上實現了前兩個標準的編碼芯片,實現了DMB-TH標準中0.4、0.6以及0.8三種碼率的復用。在研究CMMB標準中編碼器設計時,提出一種改進的LU分解算法,該分解方式適合任意的H矩陣,具有一定的廣泛性。測試結果表明,芯片邏輯功能完全正確,速度和資源消耗均達到了標準的要求,具有一定的商用價值。

    標簽: LDPC FPGA 數字電視

    上傳時間: 2013-07-07

    上傳用戶:327000306

  • LDPC編碼算法研究及其FPGA實現.rar

    LDPC(Low Density Parity Check)碼是一類可以用非常稀疏的校驗矩陣或二分圖定義的線性分組糾錯碼,最初由Gallager發現,故亦稱Gallager碼.它和著名Turbo碼相似,具有逼近香農限的性能,幾乎適用于所有信道,因此成為近年來信道編碼界研究的熱點。 LDPC碼的奇偶校驗矩陣呈現稀疏性,其譯碼復雜度與碼長成線性關系,克服了分組碼在長碼長時所面臨的巨大譯碼計算復雜度問題,使長編碼分組的應用成為可能。而且由于校驗矩陣的稀疏特性,在長的編碼分組時,相距很遠的信息比特參與統一校驗,這使得連續的突發差錯對譯碼的影響不大,編碼本身就具有抗突發差錯的特性。 本文首先介紹了LDPC碼的基本概念和基本原理,其次,具體介紹了LDPC碼的構造和各種編碼算法及其生成矩陣的產生方法,特別是準循環LDPC碼的構造以及RU算法、貪婪算法,并在此基礎上采用貪婪算法對RU算法進行了改進。 最后,選用Altera公司的Stratix系列FPGA器件EPls25F67217,實現了碼長為504的基于RU算法的LDPC編碼器。在設計過程中,為節省資源、提高速度,在向量存儲時采用稀疏矩陣技術,在向量相加時采用通過奇校驗直接判定結果的方法,在向量乘法中,采用了前向迭代方法,避開了復雜的矩陣求逆運算。結果表明,該編碼器只占用約10%的邏輯單元,約5%的存儲單元,時鐘頻率達到120MHz,數據吞吐率達到33Mb/s,功能上也滿足編碼器的要求。

    標簽: LDPC FPGA 編碼

    上傳時間: 2013-06-09

    上傳用戶:66wji

  • LDPC碼編碼器FPGA實現研究

    LDPC(低密度奇偶校驗碼)編碼是提高通信質量和數據傳輸速率的關鍵技術。LDPC碼應用于實際通信系統是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現的前提下,結合連續相位MSK調制,滿足歸一化信噪比SNR=2dB時,系統誤碼率低于10-4。根據課題背景,本文主要研究基于FPGA的LDPC編碼器設計與實現。 LDPC碼的編碼復雜度往往與其幀長的平方成正比,編碼復雜度大,成為編碼硬件實現的一個障礙;論文針對實際系統的預期指標,通過對多種矩陣構造算法的預選方案及影響LDPC碼性能參數仿真分析,基于1/2碼率,1024和2048兩種幀長,設計了三種編碼器的備選方案,分別為直接下三角編碼器,串行準循環編碼器和二階準循環編碼器。 對于每種編碼器,分別設計了其整體結構,并對每種編碼器的功能模塊進行深入研究,設計完成后利用第3方軟件MODELSIM對編碼器進行了時序仿真;根據時序仿真結果和綜合報告對三種編碼方案進行比較,最終選擇串行準循環編碼器作為硬件實現的編碼方案。 最后,在FPGA中硬件實現了串行準循環編碼器并對其進行測試,利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現性。

    標簽: LDPC FPGA 編碼器 實現研究

    上傳時間: 2013-08-02

    上傳用戶:林魚2016

  • LDPC碼譯碼器FPGA實現研究

    LDPC碼以其接近Shannon極限的優異性能在編碼界引起了轟動,成為研究的熱點。隨著研究的不斷深入和技術的發展,目前,LDPC碼已經被多個通信系統定為信道編碼方案,并被應用到第二代數字視頻廣播衛星(DVB—S2)通信系統中。由于LDPC碼譯碼過程中所涉及的數據量龐大,譯碼時序控制復雜,如何實現LDPC碼譯碼器成為了人們研究的重點。 論文以基于FPGA實現LDPC碼譯碼器為研究目標,主要對譯碼算法選擇、譯碼數據量化、定點數據表示方式、譯碼算法關鍵運算單元的FPGA設計和譯碼的時序控制進行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法,并對四種譯碼算法的糾錯性能和譯碼復雜度進行比較論證,選出適合硬件實現的譯碼方案。結合通信系統,對譯碼算法進行仿真分析,確定了譯碼算法的各個參數值和譯碼量化方案。 在系統仿真分析論證的基礎之上,以歸一化最小和譯碼算法為理論方案,利用硬件描述語言編寫譯碼功能模塊,并基于FPGA實現了固定譯碼長度的LDPC碼譯碼器,利用MATLAB和Modelsim分別對譯碼器進行了功能驗證和時序驗證,最后模擬通信系統完成了譯碼器的硬件測試。

    標簽: LDPC FPGA 譯碼器 實現研究

    上傳時間: 2013-04-24

    上傳用戶:1234567890qqq

  • 高吞吐量LDPC碼編碼構造及其FPGA實現

    低密度校驗碼(LDPC,Low Density Parity Check Code)是一種性能接近香農極限的信道編碼,已被廣泛地采用到各種無線通信領域標準中,包括我國的數字電視地面傳輸標準、歐洲第二代衛星數字視頻廣播標準(DVB-S2,Digital Video Broadcasting-Satellite 2)、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統中的核心技術之一。 當今LDPC碼構造的主流方向有兩個,分別是結合準循環(QC,Quasi Cyclic)移位結構的單次擴展構造和類似重復累積(RA,Repeat Accumulate)碼構造。相應地,主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高,但是需要較多的寄存器和ROM資源;基于迭代譯碼的編碼算法實現簡單,但是吞吐量不高,且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后,結合編譯碼器綜合實現的復雜度考慮,提出了一種切實可行的基于二次擴展(Dex,Duplex Expansion)的QC-LDPC碼構造方法,以實現高吞吐量的LDPC碼收發端;并且充分利用該類碼校驗矩陣準循環移位結構的特點,結合RU算法,提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法,是通過對母矩陣先后進行亂序擴展(Pex,Permutation Expansion)和循環移位擴展(CSEx,Cyclic Shift Expansion)實現的。在此基礎上,為了實現可變碼長、可變碼率,一般編譯碼器需同時支持多個亂序擴展和循環移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于,固定循環移位擴展的擴展因子大小不變,支持多個亂序擴展的擴展因子,使得譯碼器結構得以精簡;構造得到的碼字具有近似規則碼的結構,便于硬件實現;(偽)隨機生成的循環移位系數能夠提高碼字的誤碼性能,是對硬件實現和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用,使得實現復雜度近似與碼長成正比。考慮到吞吐量的要求,新編碼器結構完全拋棄了RU算法中串行的前向替換(FS,Forward Substitution)模塊,同時簡化了流水線結構,由原先RU算法的6級降低為4級;為了縮短編碼延時,設計時安排每一級流水線計算所需的時鐘數大致相同。 這種碼字構造和編碼聯合設計方案具有以下優勢:相比RU算法,新方案對可變碼長、可變碼率的支持更靈活,吞吐量也更大;相比基于生成矩陣的編碼算法,新方案節省了50%以上的寄存器和ROM資源,單位資源下的吞吐量更大;相比類似重復累積碼結構的基于迭代譯碼的編碼算法,新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明,上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現高吞吐量LDPC碼收發端,在實際應用中具有很高的價值。 目前,LDPC碼正向著非規則、自適應、信源信道及調制聯合編碼方向發展。跨層聯合編碼的構造方法,及其對應的編碼算法,也必將成為信道編碼理論未來的研究重點。

    標簽: LDPC FPGA 吞吐量 編碼

    上傳時間: 2013-07-26

    上傳用戶:qoovoop

  • RS碼、LDPC碼級聯編解碼器的FPGA實現

    差錯控制編碼技術是現代通信技術中的關鍵技術之一,在移動通信、數字電視、計算機存儲等數據通信系統中得到了廣泛應用。在信道條件惡劣的情況中,常采用糾錯能力更強的級聯編解碼方法,進行差錯控制。本課題以RS碼、LDPC 碼...

    標簽: LDPC FPGA RS碼 級聯

    上傳時間: 2013-05-25

    上傳用戶:hrzx1234

  • How we make connection with Proteus and the LCD

    How we make connection with Proteus and the LCD, (project included)

    標簽: connection Proteus make with

    上傳時間: 2013-09-24

    上傳用戶:lihairui42

主站蜘蛛池模板: 化隆| 陵水| 天津市| 利川市| 永昌县| 滁州市| 延寿县| 滦平县| 龙游县| 阿巴嘎旗| 蒙城县| 昌图县| 颍上县| 大姚县| 宝清县| 全州县| 墨玉县| 专栏| 阿鲁科尔沁旗| 北宁市| 始兴县| 娱乐| 藁城市| 都安| 桃园市| 临夏县| 桂阳县| 朔州市| 中宁县| 额敏县| 张掖市| 开平市| 榆社县| 辉县市| 赫章县| 拉孜县| 盱眙县| 安福县| 漳州市| 乌兰察布市| 濮阳市|