附件是一款PCB阻抗匹配計算工具，點擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計算方法，連板的排法和PCB聯板的設計驗驗。 PCB設計的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上傳時間： 2014-12-31
上傳用戶：sunshine1402
附件是一款PCB阻抗匹配計算工具，點擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計算方法，連板的排法和PCB聯板的設計驗驗。 PCB設計的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上傳時間： 2013-10-15
上傳用戶：3294322651
Altium Designer 6.0保留了包括全面集成化的版本控制系統的圖形化團隊設計功能，例如：內嵌了文檔歷史管理系統、新增強大的可以檢測原理圖與PCB 文件的差異的工程比較修正功能、元件到文檔的鏈接功能。Altium Designer 6.0 存儲管理器可以幫助比較并恢復舊的工程文件功能的高級文件控制和易用的備份管理；比較功能不僅能查找電氣差異，也包括原理圖與PCB 文檔間圖形變化；還提供無需第三方版本控制系統的完整的本地文件歷史管理功能。強大的設計比較工具不僅可以隨時用于同步原理圖工程到PCB，也可以被用于比較兩個文檔，例如：兩個網表、兩張原理圖、網表和PCB等等。還可以是元件與連通性比較。
標簽： Designer Protel Altium 6.0
上傳時間： 2014-12-08
上傳用戶：wdq1111
數字與模擬電路設計技巧IC與LSI的功能大幅提升使得高壓電路與電力電路除外，幾乎所有的電路都是由半導體組件所構成，雖然半導體組件高速、高頻化時會有EMI的困擾，不過為了充分發揮半導體組件應有的性能，電路板設計與封裝技術仍具有決定性的影響。 模擬與數字技術的融合由于IC與LSI半導體本身的高速化，同時為了使機器達到正常動作的目的，因此技術上的跨越競爭越來越激烈。雖然構成系統的電路未必有clock設計，但是毫無疑問的是系統的可靠度是建立在電子組件的選用、封裝技術、電路設計與成本，以及如何防止噪訊的產生與噪訊外漏等綜合考慮。機器小型化、高速化、多功能化使得低頻/高頻、大功率信號/小功率信號、高輸出阻抗/低輸出阻抗、大電流/小電流、模擬/數字電路，經常出現在同一個高封裝密度電路板，設計者身處如此的環境必需面對前所未有的設計思維挑戰，例如高穩定性電路與吵雜(noisy)性電路為鄰時，如果未將噪訊入侵高穩定性電路的對策視為設計重點，事后反復的設計變更往往成為無解的夢魘。模擬電路與高速數字電路混合設計也是如此，假設微小模擬信號增幅后再將full scale 5V的模擬信號，利用10bit A/D轉換器轉換成數字信號，由于分割幅寬祇有4.9mV，因此要正確讀取該電壓level并非易事，結果造成10bit以上的A/D轉換器面臨無法順利運作的窘境。另一典型實例是使用示波器量測某數字電路基板兩點相隔10cm的ground電位，理論上ground電位應該是零，然而實際上卻可觀測到4.9mV數倍甚至數十倍的脈沖噪訊(pulse noise)，如果該電位差是由模擬與數字混合電路的grand所造成的話，要測得4.9 mV的信號根本是不可能的事情，也就是說為了使模擬與數字混合電路順利動作，必需在封裝與電路設計有相對的對策，尤其是數字電路switching時，ground vance noise不會入侵analogue ground的防護對策，同時還需充分檢討各電路產生的電流回路(route)與電流大小，依此結果排除各種可能的干擾因素。以上介紹的實例都是設計模擬與數字混合電路時經常遇到的瓶頸，如果是設計12bit以上A/D轉換器時，它的困難度會更加復雜。
上傳時間： 2014-02-12
上傳用戶：wenyuoo
信息管理系統，為一家國外網站寫的產品信息管理，包含產品資料收集，價格比較，在線資料比較等等。演示版為英文，未漢化，且功能有限 管理員帳號www.netfuwu.com 密碼wubin
標簽： 信息管理系統
上傳時間： 2015-02-19
上傳用戶：nanxia
一般認為Windows CE是一個適合嵌入式應用的通用作業系統，然而，從系統的角度來看，Windows CE並不只是一個作業系統，它還包括對多種目標處理器以及週邊設備的支援，並提供了系統開發工具、應用開發工具、整合的應用程式
上傳時間： 2015-07-01
上傳用戶：asasasas
用photoimpact來玩影像魔術，漸進到多層次的影像處理，讓讀者盡情大玩影像魔術，在不可思議的數十分鐘，完成你異想天開的想像
標簽： photoimpact
上傳時間： 2013-12-09
上傳用戶：wanghui2438
另一個AODV 程式，無cross-layer的考慮，完全single layer的方式處理，並可執行於Ns2 上
上傳時間： 2015-09-18
上傳用戶：yzhl1988
SIC_XE程式Pass 1:先對每個Source statement做定location，Pass 2：對每個細項做不同的處理，算出object code，最後轉成machine code輸出。
標簽： statement location SIC_XE Source
上傳時間： 2013-12-20
上傳用戶：a6697238
java程序，實現畫圖功能，使用可視化界面，功能齊全。
上傳時間： 2013-11-25
上傳用戶：zgu489
